Scribd
Cargar
196 vistas9 páginas

Actividad6 Electronica

Este documento presenta la resolución de 7 actividades relacionadas con lógica combinacional. En la primera actividad, se piden convertir números decimales a binario. En la segunda, realizar operaciones lógicas sobre pares de bits de entrada. En la tercera, determinar la salida de un circuito lógico dado la entrada. En la cuarta, obtener la expresión booleana y tabla de verdad de un diagrama lógico. En la quinta, simplificar una función booleana usando mapas de Karnaugh. En la sexta, dibujar circuitos

Cargado por

laura
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
196 vistas9 páginas

Actividad6 Electronica

Este documento presenta la resolución de 7 actividades relacionadas con lógica combinacional. En la primera actividad, se piden convertir números decimales a binario. En la segunda, realizar operaciones lógicas sobre pares de bits de entrada. En la tercera, determinar la salida de un circuito lógico dado la entrada. En la cuarta, obtener la expresión booleana y tabla de verdad de un diagrama lógico. En la quinta, simplificar una función booleana usando mapas de Karnaugh. En la sexta, dibujar circuitos

Cargado por

laura
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
Está en la página 1/ 9

Nombre de la materia

Electró nica

Nombre de la Licenciatura
Ingeniería en sistemas computacionales

Nombre del alumno


José Antonio Lara Bonilla

Matrícula
010582235

Nombre de la Tarea
Actividad 6

Unidad #
Unidad 4 Ló gica combinacional

Nombre del Tutor


Javier Alduncin Castillo

Fecha
17/06/19
1.- Convierte los siguientes números decimales a código binario: 5, 12, 24,
60.
5 = 101
12 = 1100
24 = 11000
60 = 111100

2.- Para la siguiente operación lógica obtén la salida para cada par de bits de
entrada, muestra la salida de manera consecutiva.

Entrada A Entrada B Salida X


1 0 0
0 0 0
1 0 0
1 1 1
0 1 0
0 1 0
1 1 1
1 0 0

3.- De la siguiente figura cual será la salida en el punto e, si la entrada en el


punto a es el

bit 0:

En "a" tenemos 0, y éste se niega 4 veces.


* Si negamos un bit un número par de veces, obtenemos el mismo resultado
* Si negamos un bit un número impar de veces, obtenemos el bit negado

Así, en base a ésto la salida en el punto "e" será  0.

4.- Cual es la expresión booleana y la tabla de verdad para el diagrama lógico


de la siguiente figura.

a)La expresión booleana es


ABC + A'B'C'
Tabla de la verdad:
A'B'C' ABC+A'B'C'

A B C A' B' C'


0 0 0 0 1 1

0 0 1 0 0 0
0 1 0 0 0 0
0 1 1 0 0 0
1 0 0 0 0 0
1 0 1 0 0 0
1 1 0 0 0 0
1 1 1 1 0 1
b)La expresión Booleana es
ABC' + A'C + A'B'
Tabla de la verdad:
A B C A' B' C' ABC' A'C A'B' F

0001110011
0011100111
0101010000
0111000101
1000110000
1010100000
1100011001
1110000000

5.- De la siguiente función booleana (suma de minitérminos) obtén la función


reducida y el diagrama lógico reducido por medio de mapas de karnaught
F(A, B, C, D) =  m (1, 3, 5, 7, 11, 12, 14, 15)

Estas son las pocisisones numeradas

AB 00 01 11 10

CD

00 0 4 12 8

01 1 5 13 9

11 3 7 15 11

10 2 6 14 10

Por lo que los mini terminos son estos

AB 00 01 11 10
CD

00 1

01 1 1

11 1 1 1 1

10 1

Tenemos todo la fila tercera CD

El cuadrado de la izquierda A D

El de la 1a fila y la 40 ABD

F ( A,B,C,D) = ABD + AD + CD

Diagrama:

F (A,B,C,D) = ABD + A D +CD

A 

D 

 F(A,B
,C,D)

6.- Dibuja el Circuito lógico y obtén la tabla de verdad de la siguiente


expresión.
a) AB + BC= X

b) ABC + BC= X

AB + B C = X

B 

ABC +B C=X

A 

B 

C 

X


A B C B AB BC AB + BC

……………………………….

000 1000

0011011

0100000

011 0000

1001101

1011111

1100000

1110000

A B C A B C A BC BC A BC + BC

………………………………………..

000111011

001110000

010101101

011100000

1000110 11

10101 0000

110001000

111000000

7.- A partir de la siguiente expresión booleana obtén, el diagrama lógico.


C= AB + (A B) + A + B

A 

B 

 

 
C

Conclusion

El diseño de los circuitos combinacionales comienza con las especificaciones


enunciadas de una frecuencia requerida y culmina con un conjunto de funciones de
boole de salida o un diagrama logico. El analicis es de sierta manera inverzo ya que
este comienza con un diagrama logico dado y culmina con un conjunto de
funciones de boole, una tabla .

Bibliografia

 Ejemplos de lógica combinacional: Minitérminos, simplificación de mapas de Karnaugh,


cómo obtener Funciones Lógicas y Tablas de Verdad.
 Álgebra de Boole (Guido, 2015).
 Problemas y cuestiones de Tecnología Industrial  (IES Sierra Mágina, 2015)

También podría gustarte