LABORATORIO N1

APLICACIÓN DE LOS FLIP FLOPS

OSCAR IVAN BARRERA

OSCAR YESID LOPEZ BELLO

Resumen: en el primer laboratorio de multivibrador aestable no tiene estado

electrónica digital 2 se realizó el montaje de estable y varia, por tanto, una y otra vez
tres operaciones: almacenamiento de datos (oscila) entre dos estados inestables, sin
en paralelo, el divisor de frecuencia y el
utilizar un circuito de disparo externo.
contador empleando flip flop específicos para
cada ejerció, para el desarrollo del tercer
montaje el contador se hizo necesario el uso
de un sistema de anti revote lo que nos
permite transformar nuestra señal de entrada
sinusoidal a señal cuadra. Este caso en
especial se empleó un 555 para corregir el
revote causado por los contactos

Imagen1 Circuito Integrado TTL 74LS74. Flip- flop tipo

D con disparo de subida doble, tipo D,
Palabras Clave: Flip-Flop, 7 segmentos,
positivos, con características de flip-flop
,leds 74ls112, 555, 74ls74, 74ls47, 74ls00.
disparado con salidas activas bajas,
Pullup y pulldown.
diseñados para la conducción de LEDs de
Flip-Flop: son dispositivos síncronos de dos ánodo común o indicadores incandescentes
estados, también conocidos como directamente. El IC para la conducción de
multivibradores biestables. En este caso, el buffers lámpara o LEDs de cátodo común.
termino síncrono significa que la salida
cambia de estado únicamente en un instante
especifico de una entrada de disparo
denominada clock (CLK), la cual recibe el
nombre de entrada de control, C esto
significa que la salida se produce
sincronizadamente con el reloj.

El temporizador 555: es un dispositivo

versátil y muy utilizado, porque puede ser
configurado de dos modos distintos, bien
como multivibrador monoestable o como
multivibrador aestable(oscilador). Un
TTL 74LS112. Flip-flop J-K negativo. El
74LS112 es una doble Triggered Negativo-
Borde-J-K flip-flop con clear y preset. Cuando
preset y clear están inactivos (alto), los datos
a las entradas J y K que satisfacen los
requisitos de tiempo de configuración se
transfieren a las salidas en el borde con
pendiente negativa del pulso de reloj. Reloj
de activación se produce a un nivel de
tensión y no está directamente relacionada
con el tiempo de subida del pulso de reloj.
Tras el intervalo de tiempo de espera, los
datos a las entradas J y K pueden ser
cambiados sin afectar los niveles en las El Circuito Integrado TTL 74LS47 es un
salidas. decodificador y controlador BCD a siete
segmentos con salidas de colección abierta
(open-collector outputs). El 74LS47 es un
decodificador / Conductor-BCD a siete
segmentos cuenta con salidas activas bajas,
diseñados para la conducción, LEDs de
ánodo común o indicadores incandescentes
directamente

Resistencia pull down
Circuito Integrado TTL 74LS73. Flip-flop J-K 
En la configuración pull down, cuando el
con clear con la tecnología LS y dos flip-flop
circuito está en reposo como se muestra en
J-K  independientes. El LS73 contiene dos la imagen de arriba, la caída de tensión en  la
flip-flops disparados-borde negativo resistencia es prácticamente 0V (LOW), en
independientes. Las entradas J y K deben cambio si pulsamos P1, dejará pasar la
ser  una configuración estable antes de la corriente y tendremos una diferencia de
transición de alto a bajo de reloj para el potencial de 5V (HIGH). Este es el uso
normal del estado LOW y HIGH.
funcionamiento predecible. Cuando el
borrado es bajo, anula las entradas de reloj y
de datos forzando la salida Q baja y la alta Resistencia pull up
Q \ salida.
Por el contrario, en la configuración pull up,
cuando el circuito está en reposo, P1 sin
pulsar, la caída de tensión es de 5V (HIGH),
en cambio cuando pulsamos P1 se deriva
toda la corriente a masa y la caída de tensión
es 0V (LOW). Almacenamiento de datos en
paralelo (experienciaN1)

MATERIALES

* 2 flip flopf tipo D 74ls74

* 8 resistencias 330 ohms y 2 de 10k
* 1 dip switch 4 posiciones
* 2 pulsadores
* 4 leds

1. INTRODUCCION

Todo sistema digital trabaja mediante

sistema binario, en ese orden de ideas todo
dispositivo digital requiere de señales de
entrada y salida preciso para su correcto
funcionamiento, en este documento se
presentan algunos dispositivos empleados
para la transmisión o el almacenamiento de
datos digitales mediante el proceso de
operaciones lógicas, como lo son los flip
flops. Las características de los diferentes flip
flops nos permiten realizar diferentes Imagen 1 Simulacion en proteus del montaje
operaciones como almacenamiento de datos almacenamiento de datos.
en paralelo, divisor de frecuencia y contador,
el objetivo principal es adquirir conocimiento
sobre la forma en que trabajan los flip flop.

2. ACTIVIDADES A DESARROLLAR

2.1 ALMACENAMIENTO DE DATOS EN Imagen 2 Montaje en protoboar de almacenamiento

PARALELO de datos

 En este proceso se utiliza cuatro FF,

las líneas paralelas del dip switch se 2.2 CONTADOR DE 1 A 99
conectan a la entrada D del FF, las (experiencia#2)
entradas de reloj se conectan juntas Materiales
de esta manera los FF son
disparados mediante el mismo pulso MATERIALES
de reloj y estos van a un pulsador
con polarización PULLDOWN. Los * 4 flip flopf JK 74ls112.
pines clear se conectan juntas va a * 2 display 7seg cat common
un pulsador en polarización PULLUP * 2 bcd 74ls47
estos dos pulsadores van * 2 res 1K, 3K
conectados entre sí mediante un * pulsador
resistencia de 10k las salidas Q de * Compuerta NAND 74ls00
los FF va a un led.
En este montaje se emplearon cuatro FF y se 2.3 DIVISOR DE FRECUENCIA
conecta el Q1 al Clk2, el Q2 al Clk3, el Q3 al (Experiencia # 3)
Clk4, estas salidas se conectan también a los
pines A, B, C, D del decodificador 74ls47 en MATERIALES
el siguiente orden Q1 al A, Q2 al B, Q3 al C y
Q4 al D las salidas del decodificador a un * 1 condensador 0.01uf
7segmentos, las salidas Q2 y Q4 van * 1 condensador 1.5nf
conectados a una compuerta NAND la salida * 1 integrado lm555
de esta compuerta va conecta a todos los * 1 resistencia 510k
Clear del primer grupo de 4 FF y al mismo * 1 resistencia 120k
tiempo va conectado al Clk1 del siguiente * 1 resistencia 1 k
grupo de FF, se realiza las mismas * 2 diodos 1n45
conexiones en este segundo grupo de cuatro
FF que se realizó en el primer grupo.
En este montaje se hace un anti revote para
corregir las fallas generadas por los Ilustración 4 Simulacion de proteus de un divisor
contactos del pulsador, empleando un 555 frecuencia
para construir el anti revote.
 .

Ilustración 5 montaje en protoboar de divisor de

frecuencia

3. CONCLUSIONES

 A través de esta práctica

aprendimos acerca de los FF que
son celdas binarias que son
capaces de almacenar 1 bit de
información, los cuales están
conformados por las entradas del
mismo. Están integrados por una
entra de reloj asi como por el
clear y preset.
 Los FF son importantes debido a
imagen proteus contador de 1 a 99
que estos componentes
electrónicos ayudan en la
industria, como divisores de
frecuencia, como memoria
temporal y sobre todo
acopladores o acondicionadores
de señal entre tarjetas y
maquinas
 Con este circuito se puede
apreciar cómo se almacena un
dato por medio del cambio de
estado 
 El FF es un dispositivo de
almacenamiento binario
compuesto de dos o más
compuertas con
imagen Protoboar contador 1 a 99 retroalimentación

4. BIBLIOGRAFÍA

imagen 3 proteus contador de 1 a 99

 https://www.monografias.com/t
rabajos96/introduccion-flip-
flop/introduccion-flip-flop.shtml
 https://articulo.mercadolibre.co
m.ar/MLA-764885533-74ls74-
_JM
 Thomas L. Floyd.
Fundamentos de Sistemas
Digitales, Novena edición,
Madrid:Pearson,2006 pag:416,
419, 448.
 https://www.mactronica.com.co
/circuito-integrado-74ls73-
135104452xJM
 https://como-
funciona.com/74ls47/
 https://programarfacil.com/blog
/arduino-blog/resistencia-pull-
up-y-pull-down/
 https://www.mactronica.com.co
/circuito-integrado-74ls74-
135104816xJM