Manual de Servicio Ecógrafo Sono201
Manual de Servicio Ecógrafo Sono201
CONTENIDO
TABLA DE CONTENIDO
2. Configuración de Mysono201
2.2 Monitorear
2.3 Sonda
2.4 Accesorio
3. Precauciones de seguridad
3.2.3 Símbolo
3.4.1 Sonda
3.4.1.1 Limpieza
3.4.1 Limpieza
3.4.2 Esterilización
4. Instalación de Mysono201
5. Función Mysono201
TABLA DE CONTENIDO
2. Placa frontal (F / E)
2.3.5 Señales del conector entre el adaptador FE y SPC (conector de sonda del sistema)
2.3.6 Señales de conector entre SPC (conector de sonda del sistema) y sonda
2.6.1 TGCAmp
2.6.2 Reordenación
2.6.3 LPF
Junta 3.DSC
TABLA DE CONTENIDO
Sección 2. Descripción del sistema
3.4.3.1 CRD
3.4.3.3 Superposición
3.4.3.5 Post-memoria
3.4.4.1 Función
3.4.4.2 VGA
3.4.4.3 VHS
4. Energía B / D
4.1 Especificación
5.sonda
TABLA DE CONTENIDO
Sección 2. Descripción del sistema
5.5 ID de sonda
6.1.1 Descripción
6.1.1 Descripción
6.2.1 Descripción
6.3.1 Descripción
7. Mapa de E / S
Aparatos secundarios
1.LCD
1.8.1. La seguridad
1.8.2. EMC
1.9.5 Almacenamiento
1.9.7 Seguridad
A 1 Brillo
A 2Response Time
Un ángulo de visión de 3
2. Adaptador
1. Solución de problemas
2. Modo de depuración
Resolución de problemas
2.Lista de piezas
2.3 AY_FE_Board_Exp.
1. ¿Qué es Mysono201?
l Mysono201 fabricado por Medison Co., Ltd es el sistema de ultrasonido portátil y subminiatura más nuevo con alta resolución,
l Las diversas sondas, como la sonda curva, la sonda lineal, están disponibles para un uso amplio. Mysono201 se puede utilizar en
una variedad de aplicaciones Abdomen, Obstetricia, Ginecología, Vascular, Extremidades, Pediátrica, Cardíaca, Urología.
l Mysono201 ofrece a una excelente calidad de imagen, varias funciones de medición como una distancia estándar, área,
MEDISON o su distribuidor local pondrán a disposición, a pedido, diagramas de circuitos, lista de piezas de componentes, descripciones,
instrucciones de calibración u otra información que ayude a su personal técnico debidamente calificado a reparar aquellas piezas de equipo
El sistema se clasifica por dentro para realizar la imagen de ultrasonido y por fuera para la conexión a otras partes. La carcasa del sistema
tiene controladores, conector de sonda, conector para monitor u otros accesorios, manija e interruptor de encendido.
2.2 Monitorear
2.3 Sonda
La sonda genera un haz de ultrasonido y obtiene los datos para mostrar la imagen. La lista de sondas y el kit
Solicitud
IDENTIFICACIÓN
Investigacion Kit de biopsia
Mysono201 (humano)
04 9 / 13CD
Vaginal
2.4 Piezas
① Gel de acoplamiento
② Codigo de poder
③ Adaptador de corriente
④ Batería (opción)
⑤ Conector RCA
⑦ Estuche portátil
⑧ Manual de funcionamiento (guía del usuario)
Son los accesorios opcionales para conectar al sistema principal. Consulte el OB complementario de la guía del usuario.
① Impresora B / N
② VCR
3. Precauciones de seguridad
Para garantizar un funcionamiento seguro y la estabilidad del rendimiento a largo plazo, es esencial que comprenda completamente las
funciones, las instrucciones de funcionamiento y mantenimiento leyendo este manual antes de utilizar su equipo. El sistema debe ser operado
"Advertencia" se utiliza para indicar la presencia de un peligro que puede causar lesiones personales graves, la muerte o daños
“Precaución” se usa para indicar la presencia de un peligro que causará o puede causar lesiones personales menores o daños a la propiedad
“Nota” se utiliza para notificar al usuario sobre la instalación, operación o información de mantenimiento que es importante pero no está relacionada
con peligros. Las advertencias de peligro nunca deben incluirse debajo de la palabra de advertencia Nota.
l Clasificación:
- ordinario
- No AP / APG
_ CSA C22.2 No. 601.1, Asociación Canadiense de Estándares, Equipo Eléctrico Médico
- EN60601-1, segunda edición, incluidas las enmiendas 1 y 2, norma europea, electricidad médica
l Equipo
- IEC61157: 1992, Comisión Electrotécnica Internacional, Requisitos para la declaración de la salida acústica de equipos
Hay un voltaje peligroso en el interior del sistema. Si desea reparar o cambiar piezas, solicite el servicio al
distribuidor autorizado.
No coloque el sistema cerca de gas inflamable o gas anestésico. Tiene peligro de explosión.
Antes de utilizar el sistema, compruebe la carcasa y los cables. Si tiene alguna grieta en la carcasa o se desgasta
Siempre que limpie el sistema, quite el código de alimentación y la batería para evitar el peligro de una descarga
eléctrica.
Para evitar el peligro de una descarga eléctrica, utilice el dispositivo estándar para interfaz digital que obtuvo el
ADVERTENCIA
certificado IEC. (Es decir, IEC60950 / EN60950 para el dispositivo de procesamiento de datos, IEC60601-1 /
Además, todas las partes del sistema cumplen con los requisitos estándar de IEC60601-11 / EN60601-1-1.
Compruebe si el dispositivo periférico del puerto de entrada o salida cumple con los requisitos estándar de
Es para prevenir las fugas de corriente causadas por un rango superior al máximo permitido.
A pesar de que el sistema pasó la prueba del estándar EMI / EMC, podría afectar la calidad de la imagen o dañar el
sistema si se usa un campo magnético.
Si tiene una imagen deficiente o un problema de imagen, verifique si la fuente de ondas electromagnéticas está
cerca del sistema o no, como un teléfono móvil, buscapersonas, radio, TV o microondas. Muévalos lejos del sistema
o mueva el sistema de la zona afectada de ondas electromagnéticas. La descarga electrostática (ESD) es una
descarga provocada por la electricidad estática y es un fenómeno de la naturaleza. Las descargas electrostáticas se
PRECAUCIÓN
producen en condiciones secas, como cuando se usa un calentador o aire acondicionado.
La electricidad estática producida por un usuario o un paciente puede afectar en ocasiones al sistema o la sonda.
Para evitar este problema, tenga en cuenta lo siguiente.
Verifique lo siguiente.
En caso de que ate demasiado o tuerza la sonda conectada con el paciente, el sistema podría funcionar mal.
No deje el sistema más de una hora con el monitor LCD cerrado debajo del sistema en funcionamiento. Eso
dañará el teclado.
ADVERTENCIA El radio de giro está limitado al uso adecuado. Si supera el límite, dañará el monitor LCD.
GRAMO
3.2.2 Batería
Tenga en cuenta la advertencia y precaución para evitar explosiones, generación de calor o humo en la batería.
No use la batería excepto la provista por Medison. No use una batería que
no sea fabricada por Medison.
No cargue una batería con un método no permitido. (No use otro método de
carga)
Mantenga la batería alejada de la humedad.
PRECAUCIÓN
Si huele o se quema debajo del uso de la batería, deje de usar el indicador del sistema y retire una batería.
Mantenga la batería bajo la temperatura de las circunstancias -20 O ~ 50 O C. Estado de funcionamiento del
sistema y una serie de tiempos de carga / descarga de la batería
afectar al tiempo de carga / descarga.
Medison garantiza la batería durante 6 meses (capacidad de la batería 50%).
La Comisión Electrotécnica Internacional (IEC) ha establecido un conjunto de símbolos para los equipos electrónicos médicos que
clasifican una conexión o un peligro de posibles peligros. Las clasificaciones y los símbolos se muestran a continuación.
Este símbolo identifica una nota de seguridad. Asegúrese de comprender la función de este control antes de
Proteger la humedad
Si ha tenido algún problema con el equipo, apáguelo inmediatamente y comuníquese con el centro de servicio o
ADVERTENCIA
El uso de Ultrasonido siempre necesita una atención cuidadosa.
Según los principios de ALARA, la energía suministrada debe ser "tan baja como sea razonablemente posible"
Lea la explicación sobre la biopsia antes de usarla. Consulte las partes de explicación para el usuario de la
sonda y el apéndice.
La ecografía se considera segura a niveles clínicos bajos. Sin embargo, a niveles altos y exposiciones más prolongadas, su seguridad no se
comprende completamente. Por esta razón, siempre tenga cuidado al exponer a los pacientes a la ecografía. Utilice siempre los niveles de
Y minimiza el tiempo de exposición. Según los principios de ALARA, la energía suministrada debe ser "tan baja como sea razonablemente
La siguiente es una declaración pública de la Asociación de Ultrasonido de Estados Unidos, AIUM, sobre la seguridad del diagnóstico por
ultrasonido.
El ultrasonido se ha utilizado desde la década de 1950. AIUM declara la seguridad clínica de la ecografía y reconoce su eficacia como tipo de
No ha habido ningún caso que muestre la causa de algún daño físico al paciente o al usuario durante el diagnóstico realizado correctamente
con un escáner de ultrasonido. Aunque es posible que en el futuro salgan a la luz efectos desconocidos de la ecografía, hasta ahora los
beneficios superan con creces cualquier peligro no demostrado. En teoría, hay dos formas posibles en las que el ultrasonido podría tener un
Uno es el calor generado por el ultrasonido a su paso por el cuerpo humano. Doppler produce la mayor cantidad de calor, seguido de
imágenes en color y en modo B. Sin embargo, incluso en el caso del Doppler la cantidad de calor es tan pequeña que no hay ningún equipo
que pueda medirla. El otro es la posible formación de una cavidad por ecografía. Sin embargo, no ha habido evidencia clara de que esto
Siempre que realice mantenimiento o limpie el sistema, apague la alimentación y retire el enchufe de la fuente
3.4.1 Sonda
Utilice siempre gafas y guantes de protección al limpiar y desinfectar las sondas y el adaptador de guía de
ADVERTENCIA
biopsia.
Las sondas deben limpiarse después de cada uso. La limpieza de la sonda es un paso esencial antes de una
desinfección o esterilización eficaz. Asegúrese de seguir las instrucciones del fabricante cuando utilice
desinfectantes.
PRECAUCIÓN
No permita que objetos afilados, como escalpelos o cuchillos cauterizadores, toquen sondas o cables.
La sonda es una parte muy importante para juzgar la calidad de la imagen. La imagen óptima se puede mostrar con la sonda correcta.
3.4.1.1 Limpieza
No utilice disolvente de laca de óxido de etileno ni ninguna otra solución orgánica, ya que pueden destruir la
membrana de la sonda.
No utilice un cepillo de cirujano para limpiar las sondas. El uso de cepillos incluso suaves puede dañar la
sonda.
PRECAUCIÓN
Durante la limpieza, desinfección y esterilización, oriente las partes de la sonda que deben permanecer secas
más arriba que las partes húmedas hasta que todas las partes estén secas. Esto ayudará a evitar que el líquido
2) Retire las vainas, los adaptadores de guía de biopsia o las guías de aguja de biopsia (los adaptadores de guía de biopsia son una
parte reutilizable de la guía de biopsia y se pueden esterilizar). Deseche las vainas (las vainas son artículos de un solo uso)
3)
4) Utilice un paño suave ligeramente humedecido en un jabón suave o una solución de limpieza compatible para eliminar cualquier
material particulado o fluidos corporales que queden en la sonda o el cable. Para eliminar las partículas restantes, enjuague con
6) Limpiar con un paño seco; o limpie con un paño humedecido en agua para eliminar los residuos de jabón y luego limpie con
un paño seco.
3.4.1.2 Esterilización
Aplique esta forma de esterilización solo a la sonda EC4-9 / 13CD. Un 10- 6 La reducción de patógenos debe alcanzarse siguiendo los
procedimientos de esterilización de este manual y utilizando las siguientes soluciones recomendadas por MEDISON. Se recomiendan los
siguientes desinfectantes debido tanto a su eficacia biológica (calificada a través del proceso FDA 510 (k)) como a su compatibilidad química
ADVERTENCIA
adecuadas para la desinfección o esterilización. Asegúrese de seguir las instrucciones del fabricante.
En la aplicación neuroquirúrgica, las sondas esterilizadas deben usarse con una vaina libre de
pirógenos.
PRECAUCIÓN
No sumerja las sondas durante más de una hora, a menos que sean esterilizables. Las sondas pueden
dañarse por tiempos de inmersión más largos. Esterilice las sondas utilizando solo soluciones líquidas.
El uso de autoclave, gas (EtO) u otros métodos no aprobados por MEDISON dañará su sonda y anulará
la garantía.
7) Mezcle la solución de desinfección (o solución de esterilización, para sonda esterilizable) compatible con su sonda de
acuerdo con las instrucciones de la etiqueta para la concentración de la solución. Se recomienda un desinfectante calificado
8) Sumerja la sonda en la solución de desinfección (o solución de esterilización, para la sonda esterilizable) como se muestra
9) Siga las instrucciones de la etiqueta de desinfección (o esterilización, para sonda esterilizable) durante la duración de la
inmersión de la sonda. No sumerja las sondas durante más de una hora, a menos que sean esterilizables.
10) Siguiendo las instrucciones de la etiqueta de desinfectante o esterilización, enjuague la sonda hasta el punto de inmersión y
luego seque al aire o con una toalla con un paño limpio (o un paño estéril, para la sonda esterilizable).
11) Examine la sonda en busca de daños tales como grietas, hendiduras, fugas de líquido o bordes afilados o proyecciones. Si el
daño es evidente, deje de usar la sonda y comuníquese con su representante de servicio al cliente.
La superficie externa reutilizable del adaptador de guía de biopsia se puede esterilizar en las condiciones siguientes. Es posible reducir los
Se deben usar guantes y mascarilla de seguridad durante la limpieza y esterilización de la sonda y los
ADVERTENCIA
adaptadores de la guía de biopsia.
La guía de biopsia debe limpiarse después de su uso. Es un proceso muy importante. Cuando utilice la
PRECAUCIÓN
Manténgase alejado de cosas afiladas, como un desastre, para una operación quirúrgica. Tenga
1) Retire las piezas del conjunto de la guía de biopsia de la sonda después de usarla.
3) Retire una sustancia extraña que aún haya quedado en cada parte con un cepillo pequeño y agua.
2) Compruebe si el adaptador de la guía de biopsia tiene una grieta, división o cualquier otro daño. Si hay algún daño, deje de usarlo y
Retire las piezas del conjunto de la guía de biopsia de la sonda después de usarla.
1) Desmonte las piezas de la guía de biopsia cada una. Los consumibles no se pueden esterilizar.
2) Retire una sustancia extraña que aún haya quedado en la parte reutilizable con un cepillo pequeño y agua.
PRECAUCIÓN Puede sufrir daños permanentes por esterilización con autoclave, gas o radiactividad.
4) Esterilícelo mediante pasteurización química a baja temperatura aprobada por FDA 510 (K). Verifique el tiempo (normal 10 horas) y la
temperatura de la solución.
Es una solución desinfectante biológicamente y químicamente adecuada aprobada por FDA 510 (k) en
EE.UU
6) Verifique si el adaptador de la guía de biopsia tiene una grieta, división o cualquier otro daño. Si hay algún daño, deje de usarlo y
Se deben usar guantes y máscara de seguridad durante la limpieza y esterilización de la superficie del
ADVERTENCIA
sistema.
3.4.3.1 Limpieza
2) Utilice un paño suave ligeramente humedecido con una solución de jabón o detergente suave para limpiar la superficie del sistema.
3.4.3.2 Esterilización
3) Utilice una solución desinfectante con la concentración adecuada recomendada por la guía del usuario. Medison recomienda la solución
4.Instalación de Mysono201
2) Gire la palanca de bloqueo del conector de la sonda en el sentido de las agujas del reloj para fijar la sonda.
1) Gire la palanca de bloqueo en el conector de la sonda en sentido antihorario para quitar la sonda.
1) Quite la tapa del conector de la batería ubicada en la parte inferior del sistema empujando hacia afuera.
2) Inserte la batería en el conector de la batería haciendo coincidir la parte inferior de la batería y el sistema. Después de fijar la
ubicación de la clavija del conector entre la batería y el sistema, presiónela suavemente hasta completar la conexión.
3) Después de completar la conexión, cierre la tapa del conector de la batería del sistema.
1) Apague el sistema.
2) Quite la tapa del conector de la batería ubicada en la parte inferior del sistema presionando hacia adelante hacia afuera.
3) Sujete el asa de la batería y levántela ligeramente. Luego empújelo hacia adelante fuera del sistema.
4) Después de quitar la batería, cierre la tapa del conector de la batería del sistema.
2) Conecte el sistema y el adaptador de CA suministrados con el sistema. Consulte el [apéndice 0b. conectar el dispositivo periférico] en el
En caso de que el sistema esté encendido, tarda unas 5 horas en cargarse. En caso de que
Si necesita más información sobre el tiempo de carga o descarga, consulte el [Apéndice C. Especificaciones del sistema] en el
Verifique el estado de la batería por el color del LED en el sistema durante la carga.
Descargar la batería
Cuando la batería está descargada (el sistema está funcionando sin adaptador de CA), la alimentación del sistema se apagará
obligatoriamente después de un período de tiempo (90 minutos) por seguridad y eficiencia de la batería y el usuario escuchará el sonido de
Mantenga presionado el interruptor de encendido ubicado en el lado izquierdo del sistema durante un mínimo de 1 segundo. siempre que enciende /
1) Mantenga presionado el interruptor de encendido durante un mínimo de 1 segundo. con la conexión del adaptador de CA o la inserción de la
batería cargada.
Se tarda unas 5 horas en cargarse completamente con la conexión del adaptador de CA al sistema. Consulte el [Apéndice 0b. conectar
Función 5.Mysono201
17
dieciséis
2
3 15
4
14
5
6 13
89
12
10 11
12 Impresora indicada.
Es posible verificar la imagen guardada usando I-View. Y se puede realizar una copia
13 Tienda
de seguridad mediante el uso de medios inteligentes. (Esta función se agregará en el
futuro).
2D / SYN: Para el modo 2D, presiónelo una vez. Para el modo sintético, presiónelo
modo M.
Fecha: Distribuidor:
Cliente Versión S / W
Dirección
Tel. No Garantía
Instrucciones:
Ι Ι Ι. Condición de la sonda ¨ ¨
2. Monitor TEST ¨ ¨
2. PRUEBA DE Cuchillo ¨ ¨
1. Modo 2D / SYN ¨ ¨
Modo dual ¨ ¨
Modo M ¨ ¨
2. PRUEBA de medición ¨ ¨
1. Fuente de alimentación ¨ ¨
E. Operación mecánica
Cuando termine de llenar todo, envíe esta hoja a Medison por fax o correo aéreo.
Firma de confirmación
Impresora B / N
o videograbadora
Monitor LCD Inversor
o HMD
Monitor VGA
B / N no entrelazado
Monitor
2. Placa frontal (F / E)
La placa F / E recibe la señal de eco del ultrasonido y la señal sujeta el alto voltaje a + / -
0.6 V por limitador y luego pasan a través del amplificador TGC. Y luego se reordena y su ruta de señal se reduce a la mitad por OP Amp
Luego, para reducir el aliasing, pase a través del filtro de paso bajo y lo desplaza a Beamforming IC después de convertirlo a A / D. El circuito
integrado de formación de haces controla las señales de 8 canales mediante el enfoque Rx y las reenvía al procesador medio IC MGA015A en
DSC.
- PMOS TP2520 x 16 ea
- NMOS TN2524 x 16 ea
- Amplificador OP AD812 x 8 ea
GND
=
A/D7
Investigacion
A/D6 Conector
BFIC U8
A/D5
A/D4
Reordenación
Sumador TGC AMP
16x8 MUX Limitador Pulser
LPF 0 ~ 7 0~7 0 ~ 15
MT8816 1 EA 0 ~ 15 0 ~ 15
AD812 8 EA AD604 8 EA
U8 EXT_B [0-20]
U7 EXT_A [0-20]
=
A/D3
A/D2
BFIC U7
Reloj: 25,2 MHz
A/D1
1 A/D0
U7 EXT_B [0-20]
BF_OUT
insertada
Bajo predeterminado
/ BFIC_RST Producción
Control de HVSW
Baja: Real
/DE Aporte
presiónelo brevemente.
FP [0-2] Aporte focal / FP [2] = Reloj de baja potencia predeterminado 120 KHZ
CLK_120KHZ Aporte
VP5D Producción + 5V
VP5A Producción + 5V
VN5A Producción - 5V
Entrada / Salida
T_SBDATA Datos de la batería
Utah
VP5D Aporte + 5V
VP5A Aporte + 5V
VN5A Aporte - 5V
Utah
+ 5VA Producción + 5V
FREEZE_REMOTE Aporte
largo: Tienda
2.3.5 Señales del conector entre el adaptador FE y SPC (conector de sonda del sistema)
Utah
+ 5VA Producción + 5V
FREEZE_REMOTE Aporte
largo: Tienda
1 2 3 4 5 6
J Remoto HVSW_CLK / HVSW_LE CAROLINA DEL NORTE CAROLINA DEL NORTE PRB_ID 0
SL 10
SL 11
SL 12
SL 13
SL 14
SL 15
SL 16
SL 17
SL 18
SL 19
SL 20
SL 21
SL 22
SL 23
SL 24
SL 25
SL 26
SL 27
SL 28
SL 29
SL 30
SL 31
SL 32
SL 33
SL 34
SL 35
SL 36
SL 37
SL 0
SL 1
SL 2
SL 3
SL 4
SL 5
SL 6
SL 7
SL 8
SL 9
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 dieciséis 17 18 19
SL 16
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 dieciséis 17 18 19 20
Línea de exploración 16
Tx 7 T x 6 T x 5 Tx 4 Tx 3 T x 2 Tx 1 Tx 0 Tx 0 T x 1 Tx 2 Tx 3 T x 4 T x 5 Tx 6 Tx 7 Rx 7 Rx 6 R x 5 R x 4 RX 3 Rx 2 R x 1 Rx 0 Rx 0 R x 1 R x 2 Rx 3 Rx 4
Elemento 1 ~ 16
R x 5 Rx 6 Rx 7
1 2 3 4 5 6 7 8 SL 17
9 10 11 12 13 14 15 dieciséis 17
Línea de exploración 17
T x 7 T x 6 Tx 5 Tx 4 T x 3 Tx 2 Tx 1 Tx 0 T x 1 Tx 2 Tx 3 T x 4 T x 5 Tx 6 Tx 7 Tx 8
Elemento 2 ~ 17
Rx 7 R x 6 R x 5 RX 4 Rx 3 R x 2 Rx 1 Rx 0 R x 1 R x 2 Rx 3 Rx 4 R x 5 Rx 6 Rx 7 x
SL 18
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 dieciséis 17
Línea de exploración 18
T x 7 T x 6 Tx 5 Tx 4 T x 3 Tx 2 Tx 1 Tx 0 T x 0 Tx 1 Tx 2 T x 3 T x 4 Tx 5 Tx 6 T x 7 Rx 7 R x 6 R x 5 Rx 4 RX 3 R x 2 Rx 1 Rx 0 R x 0 R x 1 Rx 2 Rx 3 R x
Elemento 2 ~ 17
4 Rx 5 Rx 6 Rx 7
SL 1 9
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 dieciséis 18 19
Línea de exploración 19
T x 7 Tx 6 Tx 5 T x 4 Tx 3 Tx 2 Tx 1 T x 0 Tx 1 Tx 2 T x 3 T x 4 Tx 5 Tx 6 T x 7 Tx 8 R x 7 R x 6 Rx 5 RX 4 R x 3 Rx 2 Rx 1 R x 0 R x 1 Rx 2 Rx 3 R x 4 Rx 5
Elemento 3 ~ 18
Rx 6 Rx 7 x
Scanline sintético 32
Elemento 1 ~ 32
SL 32
1 2 3 4 5 6 7 8 9 10 11 ~ 14 15 dieciséis 17 18 19 ~ 22 23 24 25 26 27 28 29 30 31 32 33 34
tx 7 tx 6 tx 5 ~ t 2 x 1 tx 0 tx 0 tx 1 tx 2 ~ 5 tx 6 tx 7
rx 15r x 14 rx 13rx 12rx 11rx 10r x 9 rx 8 rx 8 rx 9rx 10r x 11 rx 12rx 13rx 14r x 15
Scanline sintético 33
Elemento 2 ~ 33
SL 33
1 2 3 4 5 6 7 8 9 10 11 12-15 dieciséis 17 18 19 ~ 22 23 24 25 26 27 28 29 30 31 32 33 34
tx 7 tx 6 tx 5-2 tx 1 tx 0 tx 1 tx 2 ~ 5 tx 6 tx 7 tx 8
rx 15 rx 14rx 13rx 12rx 11r x 10r x 9 rx 8 rx 8 rx 9rx 10r x 11 rx 12rx 13rx 14r x 15 x
Modo sintético:
Scanline 중심 에 있는 Element 16 개 를 Firing 하고 수 usec 이후 HVSW 를
다시 Control 하여 Disparo 되지 않은 주변 의 Elemento 16 개 에서 Señal de eco 을 수신 한다.
그리고 Procesador de eco IC 는 Modo normal 의 신호 와
Modo sintético 의 신호 를 합친다.
TX_OUT_P [7] Pulsador 15 PLS_OUT [15] ELEMENTO 16, 32, 48, 64, 80, 96
TX_OUT_P [6] Pulsador 14 PLS_OUT [14] ELEMENTO 15, 31, 47, 63, 79, 95
TX_OUT_P [5] Pulsador 13 PLS_OUT [13 ELEMENTO 14, 30, 46, 62, 78, 94
2do BFIC
Reloj: 25,2 MHz TX_OUT_P [4] Pulsador 12 PLS_OUT [12] ELEMENTO 13, 29, 45, 61, 77, 93
TX_OUT_P [0-7],
TX_OUT_N [0-7] TX_OUT_P [3] Pulsador 11 PLS_OUT [11] ELEMENTO 12, 28, 44, 60, 76, 92
están activos bajo
TX_OUT_P [2] Pulsador 10 PLS_OUT [10] ELEMENTO 11, 27, 43, 59, 75, 91
TX_OUT_P [1] Pulsador 9 PLS_OUT [9] ELEMENTO 10, 26, 42, 58, 74, 90
TX_OUT_P [0] Pulsador 8 PLS_OUT [8] ELEMENTO 9, 25, 41, 57, 73, 89
1
TX_OUT_P [7] Pulsador 7 PLS_OUT [7] ELEMENTO 8, 24, 40, 56, 72, 88
TX_OUT_P [6] Pulsador 6 PLS_OUT [6] ELEMENTO 7, 23, 39, 55, 71, 87
TX_OUT_P [5] Pulsador 5 PLS_OUT [5] ELEMENTO 6, 22, 38, 54, 70, 86
1er BFIC
Reloj: 25,2 MHz TX_OUT_P [4] Pulsador 4 PLS_OUT [4] ELEMENTO 5, 21, 37, 53, 69, 85
TX_OUT_P [0-7],
TX_OUT_N [0-7] TX_OUT_P [3] Pulsador 3 PLS_OUT [3] ELEMENTO 4, 20, 36, 52, 68, 84
están activos bajo
TX_OUT_P [2] Pulsador 2 PLS_OUT [2] ELEMENTO 3, 19, 35, 51, 67, 83
TX_OUT_P [1] Pulsador 1 PLS_OUT [1] ELEMENTO 2, 18, 34, 50, 66, 82
TX_OUT_P [0] Pulsador 0 PLS_OUT [0] ELEMENTO 1, 17, 33, 49, 65, 81
1
El chip principal de TGC Amp es AD604. Dos amplificadores de ganancia variable se encuentran dentro del chip y están compuestos por
amplificadores TGC de 2 canales. La señal de ultrasonido que fue reflejada o propagada desde un medio puede compensar por Ganancia
Impedancia de salida
2.6.2 Reordenación
Es controlado por Scan Lind independientemente del punto focal de TX o del tipo de sonda.
[Modo Tx normal]
La señal de ultrasonido controla simétricamente el reordenamiento alrededor del elemento central. Pero en el punto del canal BFIC, el centro
de la señal podría moverse como línea de exploración porque tiene dieciséis MUX (6x1) como CI de conmutación de alto voltaje en la caja de
la sonda.
Por lo tanto, es posible controlar el tamaño de la fecha del control BFIC RX reordenando esta señal.
Demora
Demora
Reordenación
0 16 canales 0 8
Demora
0 dieciséis
Demora
0 dieciséis
그림 1
[Modo Tx sintético]
Para lograr una imagen de línea de exploración, el elemento que utilizó Tx o Rx es el mismo en el modo Tx normal. En el modo Synthetic Tx, es lo
mismo que el elemento Tx pero RX recibe la primera señal de los 16 elementos centrales y recibe nuevamente la segunda señal de los 16
elementos del lado cercano. Como resultado, RX genera una imagen de 32 canales en el ASIC del procesador medio MGA015A agregando dos
2.6.3 LPF
El filtro de paso bajo ubicado en el borde del canal del receptor analógico funciona tanto en la supresión de ruido como la banda de parada y
el filtro anti-aliasing como para reducir el aliasing causado por la sonda de alta frecuencia como la sonda de 7.5MHz
VOFFSE
Sumador
Producción
El reloj A / D es de 25,2 MHz y la frecuencia central máxima de la sonda es de 7,5 MHz. Y la frecuencia de corte de 3
LPF funciona como filtro Bessel y construye el circuito por 4 th paso para reducir un zumbido.
Para reordenar, es necesario convertidores A / D de 8 canales. BFIC tiene 4 canales. Para hacer un Beamforming, se requieren dos BFIC.
Tanto el reloj principal como la última velocidad de datos de salida son 25,2 Mhz. Es posible controlar el retardo de Tx con el doble de frecuencia y
Para preparar el siguiente cálculo de la línea de exploración durante la formación de haces, debe proporcionar la siguiente línea de exploración entre el punto
Enfoque TX normal
/ ETRG
10 usec
SL
HVSW
ROM
Conrol
Enfoque TX sintético
/ ETRG
normal sintético
10 usec
SL
10 usec
BF_SYNTH
bajo bajo alto
ETIC bajo alto bajo
HVSW
ROM
Conrol
...
FE_CTRL_CLK 24 EA
3,15 MHz
/ FE_CTRL_LE
317 nseg
CPSW_AX [0-3]
CPSW_AY [0-2]
0 1 ... 14 15 dieciséis ... 23
CPSW_DATA
/ HVSW_DATA [0-3]
...
CPSW_STRB 16 EA
...
FE_CTRL_CLK 24 EA
/ HVSW_LE
/ ETRG (U25,2), Master_ck (U25,19) = 24.5ns / OF (TP10) => CH1, / RPT (TP16) => CH2 / ETRG
/ OF (TP10) => CH1, / RPT (TP16) => CH2 / ETRG / OF (TP10) => CH1, / RPT (TP16) => CH2 / ETRG (TP17) =>
/ OF (TP10) => CH1, / RPT (TP16) => CH2 / ETRG / RPT (TP16) => TP1, / P_WR (U8 (MCB014) PIN 138)
/ Línea de exploración RPT (MCB014 = PIN 137) Evento2 / Línea de exploración RPT (MCB014 = PIN 137) / P_WR
En la sonda VET, se vuelve bajo cuando se presiona el interruptor. Conexión con sonda, alta = 5,05 V Conexión sin
= 4.74us
300ns
/ RPT SPSW_STRB (U4 PIN20) = 7.5us, reloj de 24ea / RPT TGC_CURVE (R147) = 3,02 V
/ RPT SPSW_STRB (U4 PIN20) = 7.5us, reloj 24 ea / RPT SPSW_STRB (U4 PIN20) = 7.5us, reloj de 24ea
142V)
-> 12V
Normal = bajo
Sintético = alto
/ RPT / BFIC_CS [0] = Alto 3,27 V / RPT / / RPT / BFIC_RST = Alto 3,27 V
Bajo = 30 mV
/ RPT, TP9 = Salida LPF 30Mv / RPT, TP7 = Salida de sumador 30mV
real = Baja
/ RPT (U3, PIN22), TP5 = 2,59 V / RPT (U3, PIN23), R20 = 2,53 V
/ RPT (U3, PIN24), R19 = TGC - CURVA / RPT (U3, PIN3), C21 = 2,61 V
/ RPT (U3, PIN4), C21 = 226mV / RPT (U6, PIN6) AD9283 / A2N 950Mv
voltaje = 1,17 V frecuencia = 3,5 M / ETRG / voltaje = 1,17 V frecuencia = 3,5 M / ETRG /
voltaje = 1,17 V frecuencia = 3,5 M / RPT, TP7 voltaje = 1,17 V frecuencia = 3,5 M / RPT, TP9
voltaje = 1,17 V frecuencia = 3,5 M / RPT (U3, PIN1), voltaje = 1,17 V frecuencia = 3,5 M / RPT (U3, PIN1),
C19 C19
voltaje = 1,17 V frecuencia = 3,5 M / RPT (U3, PIN2), voltaje = 1,17 V frecuencia = 3,5 M / RPT (U3,
voltaje = 1,17 V frecuencia = 3,5 M / RPT (U3, voltaje = 1,17 V frecuencia = 3,5 M / RPT (U3, PIN24),
Voltaje = 1,17 V frecuencia = 3,5 M / RPT (U3, voltaje = 1,17 V frecuencia = 3,5 M / RPT (U3, PIN4),
Generador de funciones
Junta 3.DSC
- Los datos B / F pasan a FIFO a través del procesador MID y los datos se muestrean mediante ADCLK en Clock Generator
- MGA003 genera el reloj integrando la señal estándar (/ OF, / RP, / EADC) que viene del controlador RTC (FPGA0), la información del
reloj de muestreo como línea de exploración dentro de SCG • DCG ROM y la información del reloj de visualización.
- MGA001 funciona como función de promedio de cuadros al usar / OF, / RP, / EADC provienen del controlador RTC (FPGA0) bajo el
control de Frame GDC, y luego transfieren los datos a la memoria de cuadros y la memoria de cine.
- En el modo Real, los datos que provienen del MGA001A se almacenan simultáneamente en Memoria de cuadros y Memoria de cine.
- En el modo Cine, los datos provienen de MGA001A y no se transfieren ni Frame Memory ni Cine Memory y los datos almacenados
- El comando de salida de puerto en la CPU del controlador de cine (FPGA1) controla la memoria de cine.
- Los datos provienen de la memoria de cuadros (o la memoria de cine) con una tasa DCG variable de cada H-Sync. CRD (MGA005) lo
interpola en una unidad de 12,6 MHz en 1D (interpolación horizontal) y hace que los datos sean iguales y luego páselos a la memoria
- Comando de salida de puerto de la entrada de la CPU a Overlay GDC. Overlay GDC genera datos de Overlay y luego los pasa a la
memoria Post. Y generar las señales de Control generales que son necesarias en Overlay.
- Post Memory integra los datos provenientes de CRD y Overlay GDC y hace que la imagen se adapte a 640x480. A continuación,
- El búfer de video (AL422) recibe las señales de control provenientes del controlador de salida de video para ajustar la frecuencia de
actualización de la pantalla LCD (o monitor) y emitir los datos de imagen como 25.2MHz y luego transferirlos a DAC (TDA8775).
/ RD LEER
control 16 개
Control de HVSW
CTRL_RESERVED Aporte
Bajo predeterminado
Baja: Real
PROCESADOR MEDIO
MEMORIA DE MARCO
(ECO) BW_DATA
FIFO
MGA015
8 8
574 273
/ MOD_BW_CLK_O
/ AD_LATCH_CLR_OUT
(FPGA1 - bw_clk_o de MGA015)
(FPGA0 - / AD_LATCH_CLR_IN (MGA003)
& B_BW_RDY (MGA015))
/ RP
/ BW_OUT_EN
/ FIFO_WR / ACK
Patrón
(FPGA0 - no / AD_LATCH_CLR_OUT) (FPGA0 -
BW_TST
Generador REQ (MGA001) B_EMPTY_FLAG (FIFO))
ADC
(FPGA0) 8
8
(Palanca)
574
/ BW_TST_EN
/ AD_LATCH_CLK
(FPGA0 - EADC y ADCLK de MGA003)
RAM_D
CUADRO
MEMORIA 8
/ BADDR_EN
(VRAM) (FPGA1 -
B_DSP, B_GDC, ADDR_SEL, B_MENA, MEMORIA DE MARCO
B_REAL de MGA001) CONTROLADOR
REAL ACADEMIA DE BELLAS ARTES RAM_A 245 RAM_AD (MGA001)
8 8 8
IO_D
574
/ P77_WR
/ MADDR_EN (FPGA1 - Salida IO IOWR (77H)) M_CLK6.3M
(FPGA1 -
(dos CLK6.3M invertidos (MGA003))
B_DSP, B_GDC, ADDR_SEL, B_MENA
desde MGA001) RELOJ MAESTRO (50,4M)
CUADRO
Recepción de datos en B / N GDC GDC_D [0-7]
M_CLK6.3M GDC_AD [0-7]
Y parte de almacenamiento de FM
25
(dos CLK6.3M invertidos (MGA003)) GDC_A [8-16]
l El procesador intermedio se reproduce cuando los datos de RF del convertidor provienen de la placa F / E en datos
l El reloj ASIC MGA015A divide el reloj maestro del sistema 50.4MHz en 25.2MHz en MGA003 y lo pasa al búfer de reloj. Como
l Los datos del MGA015A interno se controlan mediante la descarga de CPU Portout. El controlador de host (FPGA1: datos de
l Los datos de RF, el primer resultado de TX / RX proviene de B / F, se almacena en SRAM en MGA015A. Pero la SRAM externa
es necesaria para mostrar los datos BW que se generaron sumando los segundos datos R / F del resultado TX / RX.
l MGA015A hace / BW_CLK_0 que 74HCT574 ubicado en el escenario trasero es para enganchar los datos de BW. Pero debido a
que / BW_CLK_0 no hace ningún reloj durante el período en blanco / RP, / RP los últimos datos permanecen en 74HCT574. Por lo
tanto, es posible que los primeros datos de muestreo en el período de habilitación / RP sean los últimos datos durante el período
del pozo / RP. Como resultado, el síntoma de la mancha blanca aparece en una parte cercana de la imagen. Para eliminar este
síntoma, use / MOD_BW_CLK_0 include ficticio reloj. Borra los datos 74HCT574 dentro del período en blanco de RP.
Externo
RAM
Sintético
Desde DTGC Ejecución 1/N Cancelar DC Cuadratura
Abertura
BF Filtro FIR Ejecución Filtro FIR Mezclador
Control
Dinámica
Filtro FIR
M / N Deci macion
A
al más cercano
Zona BHF Filtro de publicación BW B/N
Mezcla NSF DSC
A
Color &
a
ATGC Doppler
BF
l El generador de patrones es un bloque que crea un patrón de prueba para verificar la función DSC si
l Según el patrón de prueba activado / desactivado, cambie de / BW_OUT_EN a / BW_TST_EN. La activación / desactivación del patrón de prueba se
Bit5: patrón de prueba de modo m activado / desactivado Bit4 ~ Bit0: valor de incremento
2 segundos
Parpadeo
Blanco: 1 segundo
Negro: 2 segundos
en / EADC.
l El restablecimiento maestro de 74HCT27 se logra mediante / AD_LATCH_CLR_OUT. La señal / AD_LATCH_CLR_IN generada por
l La memoria de cuadros FIFO almacena los datos BW con dirección de línea de exploración temporal y soporte para escribir los
datos en la memoria de cuadros. Para igualar el punto de temporización, el reloj de escritura FIFO usa un tipo de inversor de /
AD_LATCH_CLK.
l El reloj que lee Frame Memory FIFO recibe los datos BW usando / EMPTY_FLAG. / ACK es un reloj para leer Frame FIFO y
l REQ representa si MGA001 está listo para el proceso de datos BW y / EMPTY_FLAG verifica si el FIFO está vacío.
l MGA001 para uso exclusivo del diseño FMC para generar varias señales bajo ASIC
Tecnología.
l Las señales relacionadas de la memoria de cuadros son DATA y bus de direcciones, señales de control como / RAS, / CAS, / OE, /
WE, etc.
l El bus de datos de la memoria Frame está conectado con Frame Average Logic en el interior del chip y el factor promedio es
l MGA001 utiliza dos relojes. El reloj maestro es de 50,4 MHz y el reloj de 6,3 MHz es el mismo que el del marco GDC. En el caso de un
reloj de 6.3MHz, use medio reloj de 6.3MHz de MGA003 con el resultado de pasar dos veces por el inversor ya que la velocidad de
l La trama GDC genera las señales estándar, como FM_GDC_HS, FM_GDC_BLK, / FM_GDC_RAS, / FM_GDC_DBIN y realiza
las funciones y los datos de factor. Sin embargo, para la señal / FM_GDC_RAS, use la señal / FM_GDC_RAS_LATCH con
enclavamiento del borde ascendente como 50.4MHz para que coincida con el punto necesario en MGA001
l FMC está conectado con el bus de direcciones y el bus de datos para la memoria de cuadros.
En el modo M, para almacenar datos de una línea de exploración designada en una dirección FM designada, el pestillo que se transfiere a la
l La salida de retención de puerto de CPU en modo M y la salida de búfer 245 del bus de direcciones FMC funcionan como
habilitación o conmutación por BADDR_EN y / MADDR_EN que utilizan la integración de las señales que provienen de MGA001
como / DSP, / GDC, / ADDR_SEL, / M_ENA, / REAL según al estado del modo.
M_CLK6.3M
(dos CLK6.3M invertidos (MGA003))
CUADRO
GDC
25
GDC_D [0-7]
GDC_AD [0-7]
GDC_A [8-16]
8 8
/ DATAEN (FPGA1 - cuando real_write, habilitar)
245 IMG_D
8 8
8
LD_OUT
CINE
FLM_D
8
8 8
MEMORIA
8
FIFO
MEMORIA FLASH
8 573
FLM_CLE, FLM_ALE
/ LFIFO_WR
/ FLM_WE, / FLM_WP
(FPGA1 - B_CN_OE)
/ FLM_SE, / FLM_RE
(FPGA1 - PUERTO DE PUERTO DE CPU) / LFIFO_RST
CINE DRAM (FPGA1 - FM_GDC_BLK (FMGDC))
CONTROLADOR / LFIFO_RD
(FPGA1 - no LS_CLK (MGA003))
MEMORIA CINE
Y D_CINE_CLK
(DRACMA)
(FPGA1 - LS_CLK, CLK50.4M ())
SMARTMEDIA / LFT_WIN
MEMORIA FLASH (FPGA1 - cine_read_on)
CONTROLADOR
/ CN_RAS, / CN_CAS,
/ CN_OE0, / CN_OE1,
/ CN_WE0, / CN_WE1
MASTER CLK50.4M (FPGA1 - cambio de modo en CPU PORTOUT)
l La operación para escribir en la memoria Frame se logra mediante una señal de control MGA001 como
l La operación de lectura en la memoria Frame es reconocida por Display clock at SAM. (cf.
256
256
256 #0 #1 #2 #3 # dieciséis # 17 # 18 # 19
#4 #5 #6 #7 # 20 # 21 # 22 # 23
#8 #9 # 10 # 11 # 24 # 25 # 26 # 27
# 12 # 13 # 14 # 15 # 28 # 29 # 30 # 31
l La memoria de cine almacena un total de 32 fotogramas y el uso para el almacenamiento de imágenes incluye la imagen de Cine. El controlador
l En el modo Real, la memoria Cine se almacena con la memoria Frame al mismo tiempo usando los datos provenientes de FMC
directamente y la señal de control como / R_RAS, / R_CAS, / RM_WE, / LM_WE. Pero en el modo Cine, los datos se emiten desde
la memoria Cine en lugar de FM y se conectan con la memoria Cine FIFO del escenario trasero DRAN para funcionar como VRAM.
La ruta de datos de la memoria de cuadros y la ruta de datos de la memoria Cine se encuentran en el bus de datos, llamado
l S_OUT.
Y el pestillo 573 se habilita mediante la señal de conmutación de / LFT_WIN, / LB_WIN (o / RB_WIN) según el modo.
256 x 4
512 x 256
1 MARCO 2do 3º Cuarto
Primero
Quinto 6 7 8
512 x 4
9 10 11 12
13 14 15 dieciséis
página (512 bytes) 에 저장 된다. 이렇게 총 256 개의 조가 저장 되고 1 개의 block 이 16page 이므로 총 16 개의 block 이 필요한 샘 이다.
La memoria flash es de tipo NAND y utiliza una memoria de respaldo para guardar imágenes.
l El control de la memoria flash se logra en el controlador de memoria Flash (FPGA1) en la salida de la CPU. Pero como la
CPU controla por las señales de control como FLM_CLE, FLM_ALE, / FLM_WE, / FLM_RE que se seleccionan a través de la
salida de la CPU, el controlador de memoria Flash funciona como una interfaz simple.
1 fotograma en flash
35
44
512 x 256
* 430 puntos x línea de exploración Área de imagen
02CH ~ 02CH + 430
* Max Scanline = 176
474
511
VRAM (= DRAM)
l Modo real
CUADRO
MEMORIA
(VRAM)
Cuadro
Memoria
Controlador
(MGA001)
Cine
Memoria
(DRACMA)
Smartmedia
l Modo Cine
CUADRO
MEMORIA
(VRAM)
Cuadro
Memoria
Controlador
(MGA001)
Cine
Memoria
(DRACMA)
Destello
Controlador de cine y controlador Frash
Memoria (FPGA1)
Smartmedia
CUADRO
MEMORIA
(VRAM)
Cuadro
Memoria
Controlador
(MGA001)
Cine
Memoria
(DRACMA)
Durante el ahorro
Después de guardar
Destello
Controlador de cine y controlador Frash
Memoria (FPGA1)
Smartmedia
l Cuando cambie el modo (BM a B o BB a B) o controlar la ganancia, una visualización de imagen inadecuada en el monitor debido a que
se guardan datos inadecuados fuera del área de la imagen ya que el control de la dirección VRAM es inestable
como scanline.
El reloj de la pantalla es constante por elemento de sonda. Es decir, Display clock genera tanto como scanline. Por lo tanto, si cuenta un
número de líneas de escaneo y lo usa para el reinicio maestro de 74HCT27 en la etapa frontal del MGA005, el problema de la línea de
escaneo ficticia se puede resolver pasando solo los datos debajo del área de imagen. Los otros datos fuera del área de la imagen se
restablecen.
Sin embargo, debido a que solo está disponible el reloj de pantalla que pasa por el período de desactivación de / LATCH_CLR, crea una
/ RP
FPGA
/ EADC
/ ADC_LATCH_
CLR FUERA
MGA003
/ ETRG
014 DLY 구간
/ EOF
MGA014
MGA015
/ BW_RDY
015 DLY 구간
BARRA GRIS
GENERADOR CRD_O [4-7]
POST MEMORIA
MGA003 CONTROLADOR
(FPGA1)
CRD
PUBLICAR 245
CONTROLADOR IO_D
(Puerto de CPU)
8
/ POST_EN
CRD (de CPUPORTOUT)
4
/ LATCH_CLR
8 (MGA003)
/ POST_WR
(Puerto / IOWR 5DH)
CRD
FM_OUT CRD_O [0-7] 245 PUBLICAR VIDEO
(MGA005) POST_OUT BUFFER
8 8 8 (N / I)
8
DULA_CLK_50
CLK12.6M
(FPGA1 -
(MGA003)
ULA_CLK (MGA003) CLK50_4M 3
demora)
CLK3.15Mhz CLK1.57Mhz
1/2
(MGA003)
Div. SUPERPOSICIÓN, MENÚ
CORREO
(FPGA0 - OL_D (ovl mem) y CLK12.6M (MGA003))
MEMORIA
SUPERPOSICIÓN GDC
/ OL_GDC_RAS
OL_GDC_HS
OL_GDC_BLK IO_D POST_SWT
OL_AD [0-15] / OL_GDC_DBIN CUBRIR
8
CONTROLADOR VIDEO
5
(FPGA0) POST_SWT_CLK BUFFER
(Puerto FPGA1 - / IOWR 62H) 574 (I)
Interfaz OVERLAY GDC / MEM
/ POST_SWT_OC
(FPGA1 - siempre habilitado)
OL_A
VIEJO
8 dieciséis
/ OL_CAS,
/ OL_OE,
/ OL_RAS,
MEMORIA SUPERPOSITIVA
/ OL_GMC_WE
CRD, barra gris, superposición
(FPGA0 -
/ OL_GDC_RAS, OL_GDC_HS, OL_GDC_
BLK,
/ OL_GDC_DBIN (GDC superpuesto)
Parte posterior a la memoria
Y CLK12.6M (MGA003)
3.4.3.1 CRD
l Muestre la imagen de ultrasonido de la sonda convexa en el monitor, el sistema reconocerá y leerá los datos de la memoria
de cuadros mediante el reloj de pantalla que generó en DCG (generador de reloj de pantalla).
l Una línea de exploración se interpolará a la sincronización horizontal (HSYNC) como número de línea de exploración fijo del
sistema y la frecuencia de interpolación del reloj DCG se cambiará siempre que se genere HSYNC de acuerdo con la
sincronización vertical (VSYNC). La imagen de campo lejano se interpola como un reloj DCG de baja frecuencia y existe la
l El CDR Logic convierte uniformemente la frecuencia de la señal como 12,6 MHz que ingresa al monitor por interpolación 1D
al eje horizontal para los datos que se interpolan desde la memoria de cuadros como reloj de puntos del monitor de 12,6
MHz.
l MGA003 proporciona un parámetro requerido para CRD, trátelo como Dot Clock. El reloj de entrada
l El parámetro que necesita CRD obtener de MGA003 y procesarlo por Dot clock. Pero el reloj recibido obtiene los datos
- GRAY_OE: Controlado por MGA003 y gestiona el punto de salida de los datos de Graybar
- CRD_O [4-7]: datos de barra gris y comparten el bus de salida MGA005 y los 4 bits superiores.
DCG CLK
ESCANEAR
LÍNEA
Punto de muestreo
Punto CRD
3.4.3.3 Superposición
l Los datos de superposición se generan mediante el uso de la memoria de superposición con el control de GDC de superposición por
CPU. Va a FPGA0 y se procesa en C, G, M, MENU, luego la salida final son datos de superposición y datos de menú. El método de
procesamiento de datos se describe como el siguiente diagrama de bloques. GMC-D son los datos que se procesan mediante la
l Estos datos se emiten en serie desde FPGA0 y se combinan con la imagen en la memoria posterior.
cuadro
00 CD_LATCH
GMC_D _sel
01 GD_LATCH
10 MD_LATCH
11 MENU_LATCH
dot_clk
latch_en
CD_LATCH
640
COL: 40 * 4
Plan C
tu tu
Plan C
A16 = 0
A17 = 0
Plan G
A16 = 1
A17 = 0
OVL GDC
Plan M
A16 = 0
A17 = 1
Menú
3.4.3.5 Post-memoria
l Podría cambiar la configuración de pantalla, como la configuración de Gamma, controlando los datos en Post
memoria.
/ FB0_WE,
/ FB1_WE
(FPGA0 -
OL_GDC_BLK
Y CLK12.6M
VHS [1] NO INTERLACE B / N
(MGA003)) Archivador de 5 órdenes OP-AMP
LCD_OUT DAC MOSTRAR
Búfer de video LCD_GRAY (SA5500)
(TDA8775)
(AL422)
8
No entrelazado
574
parte
LCD_CLK
(FPGA0 - 25,2 M / NI_BLANK
(FPGA0 inter-div) (FPGA0 - / NI_HS desde
FB_WCK CLK25.2M (MGA003)) NON_INT_R
OP-AMP
(FPGA0 - INCLUSO
CLK12.6M 8
(MGA003)) RARO
NON_INT_G
FB_RCK OP-AMP
Archivador de 5 órdenes PANTALLA VGA
(FPGA0 -
CLK25.2M DAC
(MGA003)) (TDA8775)
NON_INT_R
OP-AMP
LCD_R
6
574
PANTALLA LCD
6
574
ruta de visualización
ANUNCIO
CONVERTIDOR
OP-AMP 6 LCD_B
REF_0.8V
6
574
LCD_CLK_AD
(FPGA0 -MGA003 25,2 Mhz)
3.4.4.1 Función
a Monitor B / N no entrelazado
a Monitor VGA (No especificamos el modelo fijo. Puede usar cualquier tipo).
a Monitor VHS NTSC o PAL (No especificamos el modelo fijo. Puede usar cualquier tipo).
a Grabación de VCR NTSC o PAL (solo grabación. No admite la función de reproducción de VCR).
a Impresora Echo B / N
3.4.4.2 VGA
Generalmente tiene la misma especificación que la señal VGA. Consta de R, G, B, HS, VS. La matriz de pines cumple con un
6 RGND a
14 VSYNC a vertical
1) Señal de video convertida D / A en TDA8775 (DAC) señal de salida de transferencia del monitor VGA a través del FILTRO DE PASO
BAJO DE 6M.
3) HSYNC, VSYNC emite la señal FPGA mediante almacenamiento en búfer a través de 74HCT245 sin amplificación.
3.4.4.3 VHS
1) Señal de video convertida D / A en TDA8775 (DAC) señal de salida de transferencia del monitor VHS a través del FILTRO DE PASO
BAJO DE 6M.
2) SYNC para INTERLACE utilizó un generador de sincronización programable fabricado por 74ACT715. Al arrancar INTERLACE
SYNE, la CPU (8085) selecciona los datos descargándolos según el tipo de VIDEO, ya sea NTSC o PAL. Consulte la siguiente
En el caso de NTSC, se utiliza 24.5454M. De lo contrario, en el caso de PAL, se utiliza 29,5M. Se seleccionan por
NÚMERO
Registro de estado
02 Fin de pulso de sincronización horizontal (HFP + HSYNC Ancho ANCHO) 00A6H 0100H
06 Final de pulso de sincronización vertical (VFP + VSYNC WIDTH) Ancho en 0011H 004DH
13 0029H 0029H
4) Para realizar una inicialización estable, realice el puerto de salida de datos en el registro n. ° 0 últimamente después de la secuencia de salida de puerto de
registro de 1 a 18.
5) Cómo controlar horizontalmente la posición de la pantalla (moverla hacia la izquierda y hacia la derecha):
El registro 4 controla el ciclo HSYNC y el registro 3 controla el punto de inicio de Blank (que es el punto de inicio de la visualización de
la imagen). Cambie el valor de ambos según convenga y tenga cuidado de que “registro No.4 - registro No.3” sea siempre 500H. Es para
1) Cómo controlar verticalmente la posición de la pantalla (moverla hacia arriba y hacia abajo):
El registro 8 controla el ciclo VSYNC y el registro 7 controla el punto de inicio de Vertical Blank. Cambie el valor de ambos según
convenga y tenga cuidado de que “registro No.8 - registro No.7” sea siempre 1E0H.
1) La señal de video convertida D / A en TDA8775 (DAC) transfiere la señal de salida del Monitor NI-B / W a través del FILTRO DE PASO
BAJO DE 6M
2) ¿Qué es NI-B / W?
Usar el tipo NON-INTERLACE aunque tenga una línea de señal que incluya tanto SYNC como Signal, como INTERLACE general.
Combina la fuerza de cada uno para hacer menos vibración de imagen que el monitor VHS o RF y un mejor contraste que el
monitor VGA.
3) El monitor es el mismo que el monitor SA5500. Solo cambie la carcasa para uso externo. El concepto de generación
VSYNC puede detectar durante el término “HSYNC 3” del monitor para controlar la posición de la imagen hacia el centro. Es decir,
/ FB2_WE
(FPGA0 - OL_GDC_BLK y
CLK12.6M (MGA003))
Archivador de 5 órdenes OP-AMP
VHS [0]
IMG_GRAB_D INT_OUT
DAC
8 (TDA8775)
574
Búfer de video
entrelazar
NTSC / PAL
parte PAL_NTSC
(AL422) (FPGA0 - salida de puerto CPU 2FH)
CLK24.545M
INT_CLK
FB_WCK MUX
(FPGA0 - ICSYNC, IBLANK
CLK12.6M (MGA003)) GENERADOR DE SINCRONIZACIÓN
CLK29.5M
(74ACT715)
IO_D
8
245 IMG_RAM_D
8 8
I_CLKX2
(INT_CLK 1/2 Div.)
IMG_GRAB_A
/ IBLANK CUADRO
(I_CLKX2 y no IBLANK)
LADRÓN
CUADRO
MEMORIA
LADRÓN
CPLD
IO_D
/ IMG_GRAB_OE,
8 / IMG_GRAB_WE,
RELOJ MAESTRO
/ IMG_GRAB_CS
(50,4 MHz)
(CPU 99H, salida 9FH)
l Frame Grabber actualiza continuamente los datos de 640X480 a FGM (Frame Grabber
Memoria) en modo real. Cuando ingrese una nueva captura de fotogramas, deténgase para actualizar y cambie el modo al modo de
acceso a la CPU, luego transfiera los datos FGM a la memoria Flash bajo el control de la CPU.
Video
Buffer
(AL422)
Capturador de cuadros
Buffer
Memoria
Destello
Destello
UPC Controlador
Memoria
(FPGA1)
Modo real
Video
Buffer
(AL422)
Capturador de cuadros
Buffer
Memoria
Destello
Destello
UPC Controlador
Memoria
(FPGA1)
DULA_CLK_20
30n
DULA_CLK_50
FM.OUT [0..7] 1 3 7 B
Y [0..7] 1 3 7 B
X [0..7] 1 3 7
WGT [0..3] 0 0 0 1 0 1 2 3 0
WGT [4..7] 1 2 4 4
FUERA [0..7] 0 1 2 3 4 5 6 7