Universidad Nacional
Autónoma de México
Facultad de Estudios Superiores
Plantel Aragón
Ingeniería Eléctrica Electrónica
Laboratorio de Dispositivos Electrónicos
Previo y reporte 8:
El transistor JFET y sus regiones de operación
Profesor (a): Carlos Fernando Ortega Nava.
Alumno(s):
● Avalos Torres Sergio Raúl.
● Chávez León Ricardo
● Hernández Infante Alen
● León López Hugo
Grupo: 8473.
Fecha de entrega: 10 de diciembre del 2020.
Objetivos
• Identificar el tipo de transistor bipolar FET (N-P).
• Identificar las terminales del transistor bipolar FET compuerta, drenador y surtidor (gate,
drain, source).
• Identificar algunas configuraciones básicas del transistor FET.
• Identificar las regiones de operación del FET.
• Analizar, simular y armar las configuraciones básicas del transistor para las regiones
activa, corte y saturación.
Previo
1. Descargar los datasheet del 2N5462 y 2N5457 de Fairchild Semiconductor.
https://pdf1.alldatasheet.es/datasheet-pdf/download/50042/FAIRCHILD/2N5462.html
https://pdf1.alldatasheet.es/datasheet-pdf/download/50039/FAIRCHILD/2N5457.html
2. Identificar algunas características del 2N5462 Tabla 8-1.
Tabla 8-1
Nombre Pin Esquema
Drenador (drain) 1
Compuerta (gate) 3
Surtidor (source) 2
Canal -55 a +150 °C
Parámetro Valor Unidades
Drain-Source Voltage 𝑽𝑫𝑺 15 V
Drain-Current 𝑰𝑫𝑺𝑺 Mín -4.0, máx -16 mA
Gate-Source Cutoff
Mín 1.8, máx 9.0 V
Voltage 𝑽𝑮𝑺(𝑶𝑭𝑭)
Power Disipation 𝑷𝑫 350 mW
Gráfica Drain-Source vs
Drain-Current
3. En la gráfica VDS vs ID, del 2N5462 identificar las regiones de corte, de
estrangulamiento y Óhmica.
Vp=VGS(OFF)
Región de estrangulamiento
Región óhmica
o de saturación
IDSS
4. Identificar algunas características del 2N5457.
Tabla 8-2
Nombre Pin Esquema
Drenador (drain) 1
Compuerta (gate) 3
Surtidor (source) 2
Canal -55 a +150 °C
Parámetro Valor Unidades
Drain-Source Voltage
15 V
𝑽𝑫𝑺
Drain-Current 𝑰𝑫𝑺𝑺 3.0 mA
Gate-Source Cutoff
Mín -0.5, máx -6.0 V
Voltage 𝑽𝑮𝑺(𝑶𝑭𝑭)
Power Disipation 𝑷𝑫 625 mW
Gráfica Drain-Source vs
Drain-Current
5. En la gráfica VDS vs ID, del 2N5457 identificar las regiones de corte, de
estrangulamiento y Óhmica.
Vp=VGS(OFF)
Región de estrangulamiento
Región óhmica o de saturación
IDSS
6. Calcular para los circuitos Circuito 8-1, Circuito 8-2, y Circuito 8-3 los valores VGS,
VDS, ID, IG, VRG, VRG y determina su región de operación.
Circuito 8-1:
Tomando los valores del fabricante:
IDSS= 3mA
Vp= - 6 V
Haciendo análisis y cálculos:
IG= 0 porque está en inversa
VRG por lo tanto también es igual a 0
VGG + VRG + VGS= 0
VGG + IGRG + VGs= 0 pero como IG es igual a 0 se elimina esa multiplicación y queda
VGS= - VGG
VGS= - 5 V
VG = VGS entonces
VG= - 5 V
ID= IDSS (1 - VGS/Vp)^2 Esta ecuación es de Shockley
ID= 3mA (1 - (- 5V/- 6V))^2
ID= 0.000083 A = 830 uA
IS= ID
IS= 0.000083 A = 830 uA
VS= 0V
VDD= VRD + VDS
VDD= IDRD + VDS
VDS= VDD - IDRD
VDS= 10 V - (0.000083)(10kohm)
VDS= 9.17 V
VD= VDS entonces
VD= 9.17 V
Región de operación: (VDS, ID)
Región de operación: (9.17V, 830 uA)
Circuito 8-2:
IG= 0 A
Usando la gráfica o curva de transconductancia podemos deducir que:
ID= 1.9 mA
VGS = 1.9 V
10 - VRD - VDS - VRS = 0
10 - IDRD - IDRS = VDS
10 - ID (RD + RS) = VDS
10 - 1.9 mA (1 kohm + 100 ohm) = VDS
VDS = 7.91 V
Circuito 8-3:
Tomando los valores del fabricante:
IDSS= 3mA
Vp= - 6 V
Haciendo análisis y cálculos:
IG= 0 A
VG = R2VDD/R1 + R2
VGG= (4.7 kohm)(10)/ 4.7 kohm + 10 kohm
VGG= 3.1972 V
VGS=VG - IDRS
VGS=VG
VGS= 3.1972 V
3.1972 - IDRS = 0
3.1972 - ID(1 kohm) = 0
ID= 3.1972 / 1 kohm = 0.0003197 A = 3.197 mA
Para VDS:
VDD - VRD - VDS - VRS = 0
VDD - VRD - VRS = VDS
VDD - RD ID - RS ID = VDS
VDD = ID(RD + RS) = VDS
10 - 3.197 (1 kohm + 1 kohm) = VDS
10 - 6.394 = VDS
VDS = 3.606 V
Región de operación: (VDS, ID)
Región de operación: (3.606V, 3.197 mA)
7. Simular en Multisim los circuitos anteriores para comparar los voltajes y corrientes
calculados anteriormente.
Desarrollo
1. Para cada transistor, realizar las mediciones de resistencia según la Tabla 8-3 y la
Tabla 8-4.
Tabla 8-3
Punta Negra Multímetro
2N5457
Terminal1 Terminal 2 Terminal 3
Terminal 1 1.477 Mꭥ Abierto (∞)
Punta Roja
Terminal 2 1.56 Mꭥ Abierto (∞)
Multímetro
Terminal 3 4.288 Mꭥ 4.2 Mꭥ
Tabla 8-4
Punta Roja Multímetro
2N5462
Terminal1 Terminal 2 Terminal 3
Terminal 1 100 Kꭥ Abierto (∞)
Punta Negra
Terminal 2 20 Kꭥ Abierto (∞)
Multímetro
Terminal 3 4.8 Mꭥ 4.8 Mꭥ
2. Identificar la columna y fila en la cual, ambas resistencias son infinito. Entonces
significa que esa terminal es la compuerta (gate). Por lo cual, las otras dos terminales
son el surtidor (source) y drenador (drain).
3. Identificar las resistencias menores a infinito. Entre esas dos resistencias, la menor
indica la terminal surtidor (source). Si la resistencia menor está dada cuando el surtidor
toca la punta negra, entonces el JFET es canal N. Si por el contrario la resistencia menor
está dada cuando el surtidor toca la punta roja, entonces el JFET es canal P.
Terminal 3
Abierto (∞) Para el resto de las combinaciones de las terminales 1 y 2 no se puede
ver cuál es SOURCE Y DRAIN solo indican baja impedancia y oscilan
Abierto (∞) constantemente.
4. Alambrar el Circuito 8-4 y anotar los valores medidos según la Tabla 8-5.
5. De acuerdo a los valores medidos, determinar la región de operación.
Tabla 8-5
𝑽𝑫𝑺 10.05 V
𝑽𝑮𝑺 -5 V
𝑰𝑫 0A
6. Alambrar el Circuito 8-5 y anotar los valores medidos según la Tabla 8-6.
7. De acuerdo a los valores medidos, determinar la región de operación.
Tabla 8-6
𝑽𝑫𝑺 8.47 V
𝑽𝑮𝑺 -135 mV
𝑰𝑫 1.39 mA
8. Alambrar el Circuito 8-6 y anotar los valores medidos según la Tabla 8-7.
9. De acuerdo a los valores medidos, determinar su región de operación.
Tabla 8-7
𝑽𝑫𝑺 3.76 V
𝑽𝑮𝑺 0.11 V
𝑰𝑫 3.17 mA
Conclusiones
Tabla comparativa para el circuito 8-1
Análisis teórico Resultados de la Mediciones
simulación experimentales
Un JFET de canal N se fabrica Tomando los valores del
difundiendo una región de tipo P en fabricante:
un canal de tipo N, tal y como se
muestra en la Figura 1. A ambos IDSS= 3mA
lados del canal se conectan los
Vp= - 6 V
terminales de fuente (S, Source) y
drenaje (D, Drain). El tercer terminal Haciendo análisis y cálculos:
se denomina puerta (G, Gate).
El JFET tiene tres regiones de IG= 0 porque está en inversa
operación:
VRG por lo tanto también es
• Región de corte igual a 0
• Región lineal VGG + VRG + VGS= 0
• Región de saturación
VGG + IGRG + VGs= 0 pero
La zona de tipo P conectada a la puerta como IG es igual a 0 se elimina
forma un diodo con el canal, que es de esa multiplicación y queda
tipo N. Como se recordará, cuando se
forma una unión PN aparecen en los VGS= - VGG
bordes de la misma una zona de
depleción en la que no hay portadores VGS= - 5 V
de carga libres. La anchura de dicha VG = VGS entonces
zona depende de la polarización
aplicada. Si esta es inversa, la zona se VG= - 5 V
hace más ancha, proporcionalmente a
la tensión aplicada. Aplicando una ID= IDSS (1 - VGS/Vp)^2 Esta
tensión VGS negativa aumentamos la ecuación es de Shockley
anchura de la zona de depleción, con
ID= 3mA (1 - (- 5V/- 6V))^2
lo que disminuye la anchura del canal ID= 0.000083 A = 830 uA
N de conducción.
IS= ID
Si el valor de VGS se hace lo
IS= 0.000083 A = 830 uA
suficientemente negativo, la región de
agotamiento se extenderá VS= 0V
completamente a través del canal, con
lo que la resistencia del mismo se hará VDD= VRD + VDS
infinita y se impedirá el paso de ID. El
potencial al que sucede este fenómeno VDD= IDRD + VDS
se denomina potencial de bloqueo VDS= VDD - IDRD
(Pinch Voltage, VP).
VDS= 10 V -
(0.000083)(10kohm)
VDS= 9.17 V
VD= VDS entonces
VD= 9.17 V
Región de operación: (VDS, ID)
Región de operación: (9.17V,
830 uA)
Conclusiones
Las curvas que se manejan habitualmente para caracterizar los transistores JFET. En primer lugar, en la
representación de ID frente a VGS, para una VDS dada, se aprecia claramente el paso de la región de corte a
la de saturación. En la práctica sólo se opera en el segundo cuadrante de la gráfica, puesto que el primero la
VGS positiva hace crecer rápidamente IG.
Tabla comparativa para el circuito 8-2
Análisis teórico Resultados de la Mediciones
simulación experimentales
Región lineal IG= 0 A
Si en la estructura se aplica una tensión
VDS mayor que cero, aparecerá una Usando la gráfica o
corriente circulando en el sentido del
curva de
drenaje a la fuente, corriente que
llamaremos ID. El valor de dicha corriente transconductancia
estará limitado por la resistencia del canal podemos deducir que:
N de conducción. En este caso pueden
distinguirse dos situaciones según sea
VDS grande o pequeña en comparación
ID= 1.9 mA
con VGS.
Valores pequeños del voltaje drenaje-
fuente VGS = 1.9 V
Presenta la situación que se obtiene
cuando se polariza la unión GS con una 10 - VRD - VDS - VRS =
tensión negativa, mientras que se aplica 0
una tensión entre D y S menor.
10 - IDRD - IDRS = VDS
10 - ID (RD + RS) = VDS
10 - 1.9 mA (1 kohm +
100 ohm) = VDS
VDS = 7.91 V
Por el terminal de puerta (G) no circula más
que la corriente de fuga del diodo GS, que
en una primera aproximación podemos
considerar despreciable. La corriente ID
presenta una doble dependencia:
-La corriente ID es directamente proporcional
al valor de VDS.
-La anchura del canal es proporcional a la
diferencia entre VGS y VP. Como ID está
limitada por la resistencia del canal, cuanto
mayor sea VGS - VP, mayor será la anchura
del canal, y mayor la corriente obtenida.
Los dos puntos anteriores se recogen en la
siguiente expresión:
Por lo tanto, en la región lineal obtenemos
una corriente directamente proporcional a
VGS y a VDS
Conclusiones
En la característica VDS - ID del transistor NJFET se observa la diferencia entre las regiones lineal y de
saturación. En la región lineal, para una determinada VGS, la corriente crece proporcionalmente a la tensión
VDS. Sin embargo, este crecimiento se atenúa hasta llegar a ser nulo: se alcanza el valor de saturación, en
donde ID sólo depende de VGS.
Tabla comparativa para el circuito 8-3
Análisis teórico Resultados de la Mediciones
simulación experimentales
Tomando los valores del
Se presenta a continuación algunas de las fabricante:
características de los transistores JFET IDSS= 3mA
que ofrecen los fabricantes en las hojas de Vp= - 6 V
datos: Haciendo análisis y
cálculos:
IDSS: Es la corriente de drenaje cuando el IG= 0 A
transistor JFET se encuentra en VG = R2VDD/R1 + R2
configuración de fuente común y se VGG= (4.7 kohm)(10)/ 4.7
cortocircuita la puerta y la fuente (VGS=0). kohm + 10 kohm
En la práctica marca la máxima intensidad VGG= 3.1972 V
que puede circular por el transistor. VGS=VG – IDRS
Conviene tener en cuenta que los VGS=VG
transistores JFET presentan amplias VGS= 3.1972 V
dispersiones en este valor. 3.1972 - IDRS = 0
VP (Pinch-Off Voltage): es la tensión de 3.1972 - ID(1 kohm) = 0
estrangulamiento del canal. Al igual que ID= 3.1972 / 1 kohm =
IDSS, presenta fuertes dispersiones en su 0.0003197 A = 3.197 mA
valor. Para VDS:
RDS(ON): Es el inverso de la pendiente de la VDD - VRD - VDS - VRS =
curva ID/VDS en la zona lineal. Este valor se 0
mantiene constante hasta valores de VGD VDD - VRD - VRS = VDS
cercanos a la tensión de estrangulamiento. VDD - RD ID - RS ID =
BVDS (Drain-Source Breakdown Voltage): VDS
es la tensión de ruptura entre fuente y VDD = ID(RD + RS) = VDS
drenaje. Tensiones más altas que BVDS 10 - 3.197 (1 kohm + 1
provocan un fuerte incremento de ID. kohm) = VDS
10 - 6.394 = VDS
BVGS (Gate-Source Breakdown Voltage): es VDS = 3.606 V
la tensión de ruptura de la unión entre la Región de operación: (VDS
puerta y la fuente, que se encuentra , ID)
polarizada en inversa. Valores mayores de Región de operación:
BVGS provocan una conducción por (3.606V , 3.197 mA)
avalancha de la unión
Conclusiones
Para el transistor NJFET, el modelo viene representado. El valor de I depende de la región de funcionamiento
D
del transistor.
Región de corte: la condición de la región de corte es que el canal esté
completamente estrangulado en las proximidades de la fuente, lo que
sucede cuando la tensión puerta-fuente alcance la tensión de
estrangulamiento (VGS<VP). En este caso ID=0.
Región lineal: es la región en que se produce un incremento de la
intensidad ID al aumentar VDS. Este incremento es lineal para bajos
valores de VDS aunque la linealidad se pierde cuando VDS se acerca a -
VP. Para trabajar en la región lineal se deben dar dos condiciones:
VGS > VP
VGD > VP VGS > VP + VDS
Estas condiciones equivalen a admitir que el canal de conducción no se estrangula por la zona de depleción
en inversa tanto en el extremo de drenaje como en la fuente. El valor que toma la corriente ID es
Bibliografía
• https://pdf1.alldatasheet.es/datasheet-pdf/download/50042/FAIRCHILD/2N5462.html
• https://pdf1.alldatasheet.es/datasheet-pdf/download/50039/FAIRCHILD/2N5457.html
• https://profesormolina2.webcindario.com/tutoriales/trans_campo.htm
