ÍNDICE

1. Unidad 2: Sistemas secuenciales ........................................................................3

Tema 1: Flip Flops ......................................................................................................... 3

Objetivos: ...................................................................................................................... 3

2. Información de los subtemas .............................................................................5

2.1 Subtema 1: Flip Flop SR ...................................................................................... 5

2.2 Subtema 2: Flip Flop D ..................................................................................... 10

2.3 Subtema 3: Flip Flop JK .................................................................................... 12

2.4 Subtema 4: Flip Flop T ...................................................................................... 14

3. Bibliografía ......................................................................................................15

2
 Flip Flops

1. Unidad 2: Sistemas secuenciales

Tema 1: Flip Flops
Objetivos:

Al finalizar el tema 3 el estudiante aprenderá de:

• Circuitos lógicos que almacenan información.

• Flip flops que almacenan información de un solo bit.
• Flip flops del tipo D, JK, SR y T.
• Diferencias y aplicaciones de los flip flops revisados.

En capítulos anteriores se revisaron circuitos combinatoriales donde los valores de

salida dependen únicamente de los valores de entrada aplicados. Existen otros
circuitos que sus valores de salida no solo dependen de los valores de entrada
presentes sino también de comportamientos pasados del circuito. Dichos circuitos
contienen elementos que almacenan información (memoria). El contenido de estos
elementos de almacenamiento se lo conoce como el “estado” del circuito.

Circuito Combinacional

Circuito
Entradas Combinacional
Salidas

Circuito Secuencial
© Universidad Estatal de Milagro – UNEMI

Entradas Circuito Salidas

Combinacional
Memoria

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 3

 Flip Flops

Cuando la entrada del circuito cambia, el nuevo valor que toma deja el circuito en el
mismo estado o causa un cambio modificando el estado del mismo. En el tiempo el
circuito cambia a través de una secuencia de estados como resultado de los cambios a
la entrada. Los circuitos que se comportan de esta manera se los conoce como
“circuitos secuenciales".

A modo de resumen, veremos en la figura 1 lo que hemos visto hasta ahora y lo que
veremos en la presente unidad.

•Codificadores
•Decodificadores
Circuitos logicos •Multiplexores
combinacionesl •Demux
•Sumadores

•Flip flops
•Registros
Circuitos logicos •Contadores
secuenciales •Memorias

FIGURA 1: Resumen circuitos combinacionales vs secuenciales

Fuente: AUTOR
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 4

 Flip Flops

2. Informacion de los subtemas

2.1 Subtema 1: Flip Flop SR
Flip flop SR sin reloj

El flip flop es básicamente una báscula que va a censar dos valores, de los cuales
dependerá su estado. Para el caso del flip flop SR, vamos a llamar a la entrada R como
“Reset” y a la entrada S como “SET”. El R hace referencia a limpiar un dato, manda un
bit a 0 y el S ajusta o fijar el dato en 1. Veremos en la figura 2 la arquitectura a base de
puertas NOR o NAND para el flip flop SR.

FIGURA 2: Diagrama lógico de flip flop SR sin reloj

Fuente: AUTOR

Para explicación del funcionamiento del flip flop SR vamos a tomar el circuito a base de
puertas NAND con entradas activas a nivel ALTO (las entradas se activan con el valor
lógico 1 o +V).

Vamos a iniciar revisando todos los estados posibles de entrada para S y R y veremos
cómo reacciona el flip flop en sus salidas, por lo tanto, empezaremos con S =1 y R= 0.
Para el caso de R que es igual a 0 a la entrada ya sea el otro operando 0 o 1 tenemos
© Universidad Estatal de Milagro – UNEMI

una salida 0 si ejecutamos la operación AND, pero como tenemos una puerta NAND
nuestra Q será 1, este 1 se transfiere a la entrada de la NAND donde se encuentra S y
haciendo la operación 1 NAND S(1) tenemos como salida 𝑄̅ igual a 0, este cero si lo
pasamos a la puerta NAND de R, genera el mismo resultado a su salida provocando un
circuito cerrado. En conclusión, cuando tengo el set a 1 y mi reset en 0, mi salida se
seteará en 1 automáticamente, tal como vemos en la figura 3.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 5

 Flip Flops

Función S R Q ̅
𝑸
Ajustar o setear 1 0 1 0

FIGURA 3: Funcionamiento de flip flop SR

Fuente: AUTOR

Ahora vamos al siguiente estado cuando S = 1 y R = 1 (colocaremos los nuevos valores

de color azul). El reset 1 operando NAND con 0 mantiene la salida Q en 1, este 1 se
transfiere a la puerta NAND de S, manteniendo el estado anterior de esta compuerta,
quiere decir que los estados Q y 𝑄 no cambian, como observamos en la figura 4. Por lo
tanto, con estas entradas el circuito se mantiene en el mismo estado.+

Función S R Q ̅
𝑸
Se mantiene el 1 1 1 0
estado anterior
(memoria).

FIGURA 4: Funcionamiento de flip flop SR

Fuente: AUTOR

Ahora considerando los estados de S=0 y R=1 (verde), tenemos en el operador NAND
© Universidad Estatal de Milagro – UNEMI

de S que dado su valor de 0 operando con 0 o 1 tenemos como salida 1, este 1 se

trasladó al operador NAND de R y operando con 1 tenemos a su salida un 0, es decir
que, con estos valores de S y R, el circuito se resetea a su salida tal como lo vemos en
la figura 5.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 6

 Flip Flops

Función S R Q ̅
𝑸
Reset al circuito 0 1 0 1

FIGURA 5: Funcionamiento de flip flop SR

Fuente: AUTOR

Si volvemos al estado de S y R igual 1, veremos que el estado anterior igual se

mantiene, haremos la comparación poniendo los estados en rojo y hace contraste con
los estados anteriores para que se note que nos da el mismo estado al final, como lo
muestra la figura 6.

Función S R Q ̅
𝑸

Se mantiene 1 1 0 1
estado anterior.

FIGURA 6: Funcionamiento de flip flop SR

Fuente: AUTOR
© Universidad Estatal de Milagro – UNEMI

Ahora si colocamos para R y S un valor lógico de 0 vamos obtener un valor indefinido,

que no es posible dado que Q y 𝑄̅ tendría un valor de 1 y eso es imposible puesto que
ambas salidas son contrarias. Los invito a realizar el mismo ejercicio, pero con flip flop
basado en puertas NOR y llegaran al mismo resultado.

Existen flip flops de entrada activa a nivel bajo, quiere decir que una entrada se activa
con un nivel 0 o BAJO, por lo tanto, la configuración de puertas NAND que se maneja
es la que se muestra a la izquierda en la figura 7 y para traducir las entradas a lógica
baja en el dispositivo convertimos las puertas NAND en lógica negativa OR como se
observa a la derecha.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 7

 Flip Flops

FIGURA 7: Lógica positiva y negativa flip flop SR

Fuente: Fundamentos de Sistemas Digitales, Floyd (2004). Pág. 413

La tabla de verdad para esta lógica baja es la que se muestra a continuación, esta
lógica baja es muy práctica para circuitos de pulsadores como se muestra en la figura 8
para eliminar el efecto rebote.
© Universidad Estatal de Milagro – UNEMI

FIGURA 8: Tabla de verdad de lógica baja o negativa

Fuente: Fundamentos de Sistemas Digitales, Floyd (2004). Pág. 416

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 8

 Flip Flops

Flip flop SR con reloj

En el apartado anterior, vimos los flip flops asíncronos es decir sin una entrada de reloj
que controle el funcionamiento del dispositivo. Existen flip flops tipo SR comandados
por un reloj o flanco. Las entradas para estos flip flops se los denomina “síncronas”,
dado que las entradas se mueven a la salida del flip flop únicamente con el flanco de
disparo de reloj como se observa en la figura 9, de ahí en adelante el funcionamiento
del flip flop SR sigue siendo el mismo. (Floyd, 2006, pág. 420)
© Universidad Estatal de Milagro – UNEMI

FIGURA 8: Representación y tabla de verdad flip flip SR con reloj

Fuente: Fundamentos de Sistemas Digitales, Floyd (2004). Pág. 421

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 9

 Flip Flops

2.2 Subtema 2: Flip Flop D

El flip flop tipo D se utiliza para almacenar un único bit de datos (1 o 0). Se construye
añadiendo un inversor a un flip flop SR con reloj, tal como se muestra en la figura 9,
activado por un flanco positivo.

FIGURA 9: Representación gráfica del Flip Flop tipo D

“Fundamentos de Sistemas Digitales, Floyd (2004)” Pág. 425

Vemos que, si se aplica un flanco de reloj y la entrada D está a nivel ALTO, el flip flop
activa el SET y almacena el estado ALTO de la entrada D durante el flanco positivo del
impulso del reloj. Al contrario, si se aplicara un estado BAJO en la entrada D, el flip flop
se pone en RESET y almacena un nivel bajo durante el flanco de bajada del impulso de
reloj. (Floyd, 2006, pág. 425)

“El funcionamiento de un flip flop disparado por flanco positivo se muestra en la figura
10. El funcionamiento de un dispositivo activado por flanco negativo es igual excepto
que el disparo tiene lugar en el flanco de bajada del impulso del reloj.” (Floyd, 2006,
pág. 425)
© Universidad Estatal de Milagro – UNEMI

FIGURA 10: Tabla de verdad del Flip Flop tipo D

Fuente: Fundamentos de Sistemas Digitales, Floyd (2004). Pág. 425

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 10

 Flip Flops

Veamos un ejemplo en la figura 11 de cómo reaccionaría a su salida un flip flop D ante

una entrada tipo onda cuadrada y con un reloj síncrono.

FIGURA 11: Representación de entradas y salidas del FF tipo D

Fuente: Fundamentos de Sistemas Digitales, Floyd (2004). Pág. 426

La salida Q sigue el estado de la entrada D cada vez que se produce un flanco positivo
del reloj.
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 11

 Flip Flops

2.3 Subtema 3: Flip Flop JK

El flip flop del tipo JK es uno de los flip flops más utilizados. El funcionamiento es
idéntico al flip flop SR con respecto a las condiciones de SET, RESET y de permanencia
de estado (cuando S y R son 0). La diferencia radica en que el flip flop JK no tiene
condiciones no válidas como sí ocurre en el SR (cuando S R son igual a 1). (Floyd, 2006,
pág. 426)

Veamos en la figura 12, cómo se encuentra conformado el flip flop JK. Observe que a
diferencia del flip flop SR la salida Q se realimenta con la puerta G2, y la salida 𝑄̅
realimenta a la entrada de la puerta G1. Las 2 entradas de control se denominan J y K
en honor a Jack Kilby quien inventó el integrado. Un flip flop JK también puede ser
disparado por un flanco negativo, en cuyo caso la entrada de reloj se invierte. (Floyd,
2006, pág. 426)

FIGURA 12: Diagrama lógico de FF tipo JK

Fuente: Fundamentos de Sistemas Digitales, Floyd (2004). Pág. 426

Ahora imaginemos que el flip flop JK de la figura 13 se encuentra en estado de RESET y

que la variable de entrada J está a nivel ALTO y la variable de entrada K a nivel BAJO.
Cuando se genera un flanco de reloj positivo, este pasa como entrada de G1y dado que
𝑄̅ esta a nivel alto y J también, esto resulta en que el flip flop se establezca en SET.
(Floyd, 2006, pág. 427)
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 12

 Flip Flops

FIGURA 13: Funcionamiento de FF tipo JK

Fuente: Fundamentos de Sistemas Digitales, Floyd (2004). Pág. 426

El caso diferente ahora es cuando J y K están a nivel ALTO. Imaginemos que el flip flop
se encuentra en estado RESET. El nivel ALTO de la salida 𝑄̅ activa la puerta G1 de tal
forma que el pico del reloj ocurre y activa el flip flop (SET). Ahora hay un nivel ALTO en
Q, el cual permite que el siguiente flanco de reloj pase por la puerta G” y active el
estado RESET en el flip flop. (Floyd, 2006, pág. 427)

Como podemos ver, en cada flanco sucesivo de reloj, el flip flop cambia a su estado
opuesto. A esta forma de funcionar, se le denomina “modo de basculación” (toggle).
Un flip flop JK conectado en modo basculación muchas veces se lo denomina “flip flop
T”. En la tabla que se muestra en la figura 14 se detalla el funcionamiento del flip flop
JK disparado por flanco. La tabla de verdad para un dispositivo disparado por flanco
negativo es idéntica, excepto que se dispara durante el flanco de bajada del reloj.
(Floyd, 2006, pág. 428)
© Universidad Estatal de Milagro – UNEMI

FIGURA 14: Tabla de verdad de FF tipo JK

Fuente: Fundamentos de Sistemas Digitales, Floyd (2004). Pág. 427

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 13

 Flip Flops

2.4 Subtema 4: Flip Flop T

El flip flop tipo T es una versión del flip flop JK, pero únicamente de una sola entrada,
en vez de tener dos entradas separadas J y K, unimos las dos en una sola entrada T. Se
lo llama T al flip flop porque viene del inglés “toggle” que significa lo contrario.

Tomemos el circuito de la figura 15, suponiendo que se empieza en estado de RESET

marcamos la salida Q con 0, por ende 𝑄̅ será 1. Estas salidas se realimentan en las
puertas NAND G1 y G2, evaluando el circuito con entrada T = 0 tenemos lo siguiente:

FIGURA 15: Funcionamiento de FF tipo T

Fuente: AUTOR

A la final si resuelven el circuito de la figura 15 para T igual a cero y a uno,

considerando salidas en RESET y en SET vamos a llegar a la siguiente tabla de verdad.

Esto quiere decir que para T=0, la salida Q mantiene su estado, en cambio para T=1, la
© Universidad Estatal de Milagro – UNEMI

salida Q cambia su estado al valor contrario.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 14

 Flip Flops

3. Bibliografía

» Floyd, T. L. (2006). Fundamentos de Sistemas Digitales. Madrid: PEARSON

EDUCACION.
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 15