Scribd
Cargar
560 vistas2 páginas

Tarea 5 Juan Landa

Este documento presenta una tarea sobre el diseño lógico de una unidad procesadora. Instruye al estudiante a distinguir las conexiones necesarias para el funcionamiento de una unidad procesadora y diseñar el circuito lógico para obtener los valores adecuados en los bits del registro de estado, según la operación llevada a cabo. También incluye preguntas sobre el número de líneas de selección necesarias para los multiplexores y decodificador de una unidad procesadora con más registros, y un circuito lógico

Cargado por

Soluciones Matriz
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
560 vistas2 páginas

Tarea 5 Juan Landa

Este documento presenta una tarea sobre el diseño lógico de una unidad procesadora. Instruye al estudiante a distinguir las conexiones necesarias para el funcionamiento de una unidad procesadora y diseñar el circuito lógico para obtener los valores adecuados en los bits del registro de estado, según la operación llevada a cabo. También incluye preguntas sobre el número de líneas de selección necesarias para los multiplexores y decodificador de una unidad procesadora con más registros, y un circuito lógico

Cargado por

Soluciones Matriz
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
Está en la página 1/ 2

Carrera: Ingeniería en sistemas digitales II

Ciclo:
Nombre del mó dulo: Diseñ o ló gico del procesador.
3.1 Unidad procesadora.
Tema:

Tarea 5: Nombre: Juan Manuel Landa Santillá n


 Instrucción: El estudiante distinguirá las conexiones necesarias para el
funcionamiento de una unidad procesadora y diseñ ará el circuito ló gico para
obtener los valores adecuados en los bits del registro de estado, segú n la
operació n llevada a cabo.
 Guarda tu archivo tarea5TuprimernombreTuprimerapellido.doc y sú belo
como tarea.

I. Una unidad procesadora como la que se muestra en la figura 1 tiene 30


registros en lugar de 4. ¿Cuántas líneas de selección son necesarias
para cada conjunto de multiplexores y para el decodificador?

De 5 líneas para cada conjunto de multiplexores y decodificador

II.
III. Figura 1. Diagrama a bloques de una Unidad Procesadora.
IV.
II. Dada una ALU de 8 bits, con salidas F0 a F7 y acarreos C7 y C8,
muestra el circuito lógico para poner a 1 los cuatro bits de estado, C
(acarreo), V (sobreflujo), Z (cero) y S (signo).

Para que los cuatro bits de estado: acarreo, sobreflujo, cero y signo
sean 1, S0 deberá estar en 1.
OR
C

OR
V

OR
Z

OR
S

S0

III. El reporte de los resultados obtenidos debes


documentarlo, individualmente, en un solo formato de prácticas.

IV. Registra las referencias empleadas de libros, sitios Web y/o revistas.
Puedes apoyarte en el programa Apastyle. Guía para la elaboración
de referencias bibliográficas, descárgalo pulsando aquí.

Referencias Bibliográficas

Sanchez, I. (2007) Tema 3. Módulos combinacionales. Extraído el día 19 de


noviembre de 2015 desde, http://www.esi.uclm.es/www/isanchez/teco0910/
profesor/tema4.pdf

Asuaje, R. (1997) Unidad de control. Extraído el día 19 de noviembre de 2015


desde, http://bibcyt.ucla.edu.ve/edocs_bciucla/Repositorio/TAQA76.9.A73A
881997.pdf

Belén, F. (n.d.) Diseño de un procesador elemental de 8 bits utilizando flex10k.


Extraído el día 19 de noviembre de 2015 desde,
http://www.iberchip.net/VIII/docs/posters/p32.pdf

También podría gustarte