-

José
Rangel
Una característica de los sistemas digitales es su
capacidad
Commons de 152
Al
Condenarse
1010 no 0101

Al LOIO 01010
1
 Ke su
1-
↳_ salida tbv
| ou

ou

Su
0¥ →
1-
=

Conversión
BID .. DEB ,

1010.1 10 . 5 •
7
ísááá .

si ¥ ↳ xz

E.is??o-:o--
→

↳ ¥
10.5
¥+1
Complemento
para unarsta :

H apede hacerla
101000mA
:

④ 1000 ! suma del primero

el complemento dslcesrndu
con

hexadecimal ) µ.
De Bin Hex Gog
11 6 b 15

BGSF = 46,687
16% Kibo
'

DAH
46687 Cosienk Acerbo
-10 C 15 -
T

s -

6- 6
11 -

B
UPIIH | CIRCUITOS LOGICOS | 2019

Tarea: 01-SistemasNumericos

Entrega: 29/ago/2019

1. Convierte los siguientes números decimales a números binarios

a. 26
b. 52
c. 186
2. Convierte los siguientes números binarios a números decimales
a. 1011
b. 10101
c. 1110101
3. Suma los siguientes números utilizando la adición de números binarios
a. 9 + 7
b. 37 + 18
c. 56 + 78
4. Resta los siguientes números utilizando la resta de números binarios
a. 9 – 7
b. 37 – 18
c. 78 – 56
5. Utilizando el complemento a 2, realiza lo siguiente
a. 12 – 9
b. 42 – 31
c. 92 – 69
6. Convierte los siguientes números decimales a números hexadecimales
a. 13
b. 29
c. 132

10
7. Convierte los siguientes números decimales a binarios convirtiéndolos primero a hexadecimales
a. 521

min
b. 932
c. 8,062
8. Codifica los siguientes números en números BCD 8421
a. 62

por
b. 721
c. 1,041
9. Decodifica los siguientes números BCD 8421
a. 0101 1100
b. 0111 0100 1000
c. 1010 0011 0000 1001
10. Si los siguientes números binarios tienen bits de paridad par, identifica si los números son correctos o si
contienen un error.
a. 1100 0101 1
b. 0100 1000 0111 1
c. 0011 0000 1010 1001 0
a) b) 52g 26 o

26-2 13 O
O
2L 13
6
¥
a
1
I 6 1

£ 3 0 =
1/0/0 a =
110100
6- 3 O
2
3- 1 1
2
3- 1 1
L O / 2

2 L O 1
2

C)
18¥ 93 O

91 46 1
2

23 O
¥
4 11 1
2

En 5 1 = 10111010

sz 2 1

l
E o

l
f-
O

a) 1011 b) 10/01 C) 1140707

sisi sisi zezszr rizo 262522 Ez 20 ' '

8 totzt
16+0+4 +
Ott =
21 6473246+01-41-07 =
117
, =
yy

9) 9→ 7001 b) 37100100101 C) 56 →
00111000
7- → 0177 18 00070010
→
78 → 01001110

i
i i 0010 0101 0011 1000
1007 +0001 0010 01001110
ox o
 • Resta los siguientes números utilizando la resta de números binarios
q .
9-7
b. 37-18

c. 78-56

9) 9→ 7001 b) -37100100101 C) -
56 →
00111000
7- → 0177 18 → 00070010 78 → 01001110
1-9
227007
o % lo

00100101 07001110
0771 00070010 00771000
- -

-00/0 000-10011 -00010110

* → complemento a2

9) 12 → 7700 b) 42 →
00707010 C) 92 →
07071100
9 → 1001 → 717 37 →
00011117 → ¥7700001 -69 →
01000107
⇐ ↳ *
10111011
7700 00707010 ,
t
+
0111 11100001 07011100
-100001011 t
10/1 1011
-
-

-
10001 011

9)
¥ O 13 → D b)
2% 7 13.rs c) 132 8 4
16

1- O 7 8- O 8
16 10

ID
84

a) SI b) 931
16
32 9
16
58 c)
80%2 503 H - E

10 A 7
31 2 O SI 3 →
503 31
16 16 To

31 15
%
2 3 1 F
¥ O
→
O
16

(20%6=(00/000001001) (31-4%-1001110100100) ¥ O /
Lo 1001 Lo 0100
↳ 0000 Lo
↳ 0010 ↳ 1010

0011
( IF 7- E) y -10001111101111110)
↳ NO
↳
I :* ON
 °
) b) c)
62 →
(61-2) 721 → 171-2+1 ) 1,0414 Itotttt

0110 0010 0111 0010 0001 0001000001000001

-
No están definidos en CIBCD 894
i. No
apede decodificar
a) b) c)
'

g s 748 ? 309

Si los siguientes números binarios tienen bits de paridad por, identifica silos números son correctos

osiaiiiiioii.IE '
Fink
b. 010010000111 I
X
c. 0011000010101001 OX
Cónicos
ASCII =
American Standard Code fairformalicen
Interchange
7 bits → 128 caracteres
•

byte = 8 bits

O xxxxxx hex decimd, octal

,

Extendidos
ASCII normal
ts "I Ee
Compuertas lógicas

Teiio iiiüie
"

. Diagrama de tiempos

A -00
-

×
-

- A-
¡ Mj

ora

a-

← * .

.name?
LEERÉ
O
§ Yo
En
.
Es
→
s
N
Te
µ .
Ü E N
00A El ⇐
- -
n
ESE y
00 ser µ lo
+ 08 visir
un
izo os són
×
en isotipo opera
•
óoon austro.tv Él siguióq
l ooiaoniiisn
osofonut-dnorats.jo
=
sets de
←
05nsof E
por t osito '
dBr .se Tarifa
.
E- -000 .
•
uve ERE Ernie 8 sep
Ése
° o D ERIE
@
üu = -
o
no
p
Erez riesgo pión
'
joer
ieeñooniaiósrnsruró
-
vivirá
a
=
D-
 Algebra de Book I.gtqmag! de los sistemas
"

variable : Letra para representar magnitudes lógicas IAB .

. . .
)

Complemento: Inverso de la variable CÁ B- , . . .

)

Literal : Es una variable o complemento deuna variable

Suma booleana: Et) Habla)

término suma . Ejemplos :

ATB , Attj ATB ,

tl
, ATBTCTÓ

Multiplicación booleana ( =D -

) ltalia)
termino producto .
Ejemplo )
AB A- B-
, , ABG ABTÑ

Eiercicio :
ATÁTCTD = o ÁBCD -7 -

°
! !
°
E }
' '
Leyes de Book
a ¥:
4¥
]
interruptor :
O O
O

10
l l
1
O

l
cero
1- % .

O
200
Parcia
tostadores Booleanos

•
Todas las expresiones booleanas pueden convertirse a suma de productos
O producto de sumas .

•
C) C) D tllllllt . . . .

•
( . .
t . .
t . .
) ( . .
t.at . .
)
-

Suma de productos CSOP)

A- B TABC

ABCTCDET B- CÑ
ÁBT ÁBETAC
A t ÁBLTBCD

yynyeookfd
•

Barran : No puede cubrir más de una variable

•
Válido : IBI
•

Inválido : ABT X q
-

Dominio de una """" B" """

µWµ§¡go.jo
Ejemplo :
ABCDTÁBCDTÁBCD
\ l l l 100 1 0000 =/

A- I
B- I
C- I
D- I

• Producto de sumas CPOS)

(Át B) LATÑTC )
LÁÍB + E) LCTDTEJLRJTCTD)
( ATBJLATÑTC) IÁTC)
ÁIATÍBTCJLBTETD )
-

Una barra no puede extenderse sobre más de una variable

•
Válida → Átñstc
•
Inválida →
ATBTT
 F-
Ya
r
•
X _
•
, ,

'

← * IATB) LBTCTDILATC)
cg
-

-5 ¥:*:*:c:& Ei:L:*
'

. .

Conversión de un
producto darnos a su forma estándar
Regla 8: AÁ

Conversión
Pasó: Añadir a cada término suma un término formado por la variable
que falta y su complemento .

Paso 2: Aplicar la regla 12 At BE ( At B) ( Atc)

Paso 3 : Repetir el paso

1 hasta qe todos los términos suma

contengan todos los variables del dominio en su horma

complementada o no complementada .
f- LAB) y * CATB)

Soto
 Mpaa deKarnaugh
Métodos para simplificar
expresiones booleanas
}
Hecho adecuadamente ,
se obtienen las expresiones mas simples

Mareas tabla L emrioargiasoe )

--

Matriz de celdas

Mapas →
expresiones de 23,45 variables
No Celdas.
: Combinación 23=8,276 25=32 ,

Mapas de Karna vghae 3 variables molt → 1 Lo

§ O 1

00 ÁÑI ÁFSC

EMP" ABC
" "

¡¡
los
:
→ I en la celda

-
ABI ABI
£
•
Minimización de una suma de productos
•
Los mapas de karnaugh sirven para seducir expresiones booleanas a su expresión mínima .

Para término de de productos " la

expresión de
"
•
cada una suma , se pone un z en

celda correspondiente .

Ejemplo : Esempló

€ B- E IBC ABTTABEHCTBTTIBETABITABC
¥
t t
O 1 O 1

¥0 ¥0
00 1 1 00 Y

-
"
-

10 1 10
 Ejemplo :

IBCDTÁBIDTABEDTABCDTABIDÍAÁIDTABCDA
# DOO 01 11 10

1 1
↳msián«esitaestoompw
00
*

q
10 1

Libramiento
cuando la suma
de productos no es estando

Esemplo Suponga terminas

: Dominio 3 varias
jpg
\ O

Anega casi →
Podio fiscal se

Esemplooo 3 variables
. -
TB .
. .
?
ABC

§ } ÁBEtÁBctABItAB
Ñsemplo : Expresión no estando
-

mapak
-

Expesioñ : At AB TABE
A- A B- ABÓ
\
t +

✓ ABC O 1

÷:
→

:"
] 00 1 1
o

10 1 1
Ejemplo :
BETFBTABET ABTTJTÁBTDTABCD

B- E t 1-5 TABE TABIDTÁBEDTABCD

→
0000 →
1000 → 1160 1010 0001 1011
→
1000 →
1001 → 1/01
→
0001 →
1010
→

1001 → 1011

A
# DOO 01 11 10

#
00
1 1

10
11 11
 Suman O

t HEE motriz
Simplificar Suma de productos
( 3,4 variables )
Mqoask

Condiciones indiferentes ( Paréntesis del tema)

A veces , algunos combinaciones de la tabla no, orodocen una sólida válida

Entradas
AB ABC O 1
O O O 1
O O 1 O
-00A 1
O 1 O O

a. : :
í 9
4101J
'
,

Esemplo Condiciones indiferentes

→

Código Bcra
Entradas Salida

ABCDJO O 00 O
O O O 1 O
00 1 O O
00 1 1 O
O 1 00 O
O 1 01 O
O 1 1 O O
O I I I 1
1 000 1
10 01 1
Logia programable
-

Requiere hardware y
software

•
Los dispositivos programables se
programan para realizar funciones lógicas
específicas
-

Tipos de dispositivos lógicos programables .

-
Los 2 principales categorías :

1) PLD ( Programable Logic Device )

-

SPLD ( simple PLD

CPLD ( Complex PLD)

-

SPLD °

Reemplaza 10 CI de función fija y

sus conexiones

Existen PAL ( Programmable Logic Array)

GAL ( Generic Array Logic) (como PAH puede
-

una
que programarse varias
veces

SPLD

a) PAL
( imagen)

b) Gal
( imad

RPP#Ah
-

Chips más complejos

•
Densidad mucho mayor qe un CPLD

Cimasar ) µ
•
Se usa una computadora con un software .

Se introduce el diseño -

Código duende
-

Se compila
-

probar
-

Descargar al dispositivo
 Dispositivos Programables
SPLD
-

PLD q CPLD
-

FPGA
-

Programarlos ( configurarlos )
•
Introducir el diseño
•

Compilar
•
Simular
a

Descargar
-

Lenguaje de programación o descripción o configuración

Lenguaje de descripción
HDL → Hardware Description language (Nombre genérico)

Lenguajes específicos :

+ •

UHDL
-

Verilog
-

AHDL
-
ABEL

VHDL : (→
Adoptó la IEEE)
VHSIC lvery High Speedintegrated circuit )

Operadores lógicos :
and , or , not nano
, , no , XOR ,
XNOR

Estructura
-
Entidad (entity )
-

Arquitectura ( architecture)
'
Programar : And 2 entradas
Nombre cualquiera

entity AND GATE 2

_
is
Port LAB in bit ; × : : out bit) ;
ero entity AND GATEZ _

marchiten on of AND GATEZ

_
is

begin A

×⇐ A and Bj ÓDX
end architecture Logic Function ;
 En VHDL para describir :
Nombre X
A entity AND or is µ

#Y
-

Port CABGD : inbit; × : out bit );

B

¥-0
enventits tuo -
or
×
-

architecture Logic Function of AND -

OR is
D begin
X ⇐ LA and B) or llano D) j
end architecture Logic Trnction ;

Esemido de aplicación de lo qe hemos visto :

d-
Display 7- segmentos
fppg ppb

-1 Ni
d-

Dígitos : O al 9 Codigo

i÷÷÷¥
0000 → O

0001 → 1
0070 → 2

% .
÷.
→
.

0101 g
→
0710 6

7
→
0711
1000 → 8

1001
→
q
m-

BCD a
=
DIRIA t DTBÁ TÁCBATJCBA

TÑCBÁTDCBATDIBÁTDCBA
-

DiybecfEntradafsalioasdesegme.nl
O
DCBA abc de fg " "
0000 111 1 1 10

i. %: % :*
1
0017 117 700
3
01100 11
9 0100

5 0101 1011011
6 0710
1011111
1110000
7 0711
⑥ 1000
1111111
11110 1 1
9 1001
•

i
,

15
°
Circuito lógico
-
X =
ABTCD = ARETEDT = =
CATSKCDJ
AND -

OR -

Inversor

"
"ttrss citas

¡¥ oo-trsi.co

÷:#
&
<1
&
Clase anterior : Propiedad universal de las compuertas NAND NOR
y

La lógica combinacional con NAND y NOR es similar a lo que ya tratamos .

Funcionamiento de los circuitos lógicos en trenes de impulsos

Ejemplo : Determinar la forma de onda de salida x para:

a.

¥ .
-
×
 19/10/19
entity AND - OR -
Logic is
ñ'
IOORHINI N2 , tv3, INT : inbit ; outs outbit );
YN
:
,

3
end entity AND OR- -
Logia ;

# Logic Qoeration of
w
y architecture AND OR -
-
Logic is
Nt outz Component AND -
gate is

Port LAB : inbit ) ; × : outbittj

end component AND _
gates

Component OR -
gate is

Port CAB : inbitgxioutbit) ;

end component OR.gg/ej

Signal OUTI, 00T 2 : bit ;

begin •

Gli AND
| gate portmap ( A-
_
INI
,
B INZ ,
X OUTI );

instancias
¿
2 : AND gate portmap LA
-
tv3
,
B. INT, X out 2J;

43 : OR yate port mayo ( A-

_
OOTI , B. Outs, X 00T 3)j

•
eno architecture Logic Operationj
-

① Declaración del circuito

② Arquitectura ( declarar ) -
AND
-
OR

Signal
-

-
INSTANCIA
 Po 310 Hoyo

ÉE ¥
-
Diseñar fotos ( uno por salida )
-

ctól .
Ualwla de entrada

•
Pasó Datos de la tabla de
:

verdad a un diagrama de

Karna uyh

tómala
"

*
"
 Tt
Sumes

Capitulo 4
→ 1

mano .

|
A-
a)
← ¥22
A- ATBTCTD s compuerta OR

b) XD
[¥D¥Í
"
F- Itñstc -

a) AH 5-1 C) A A- O e) AH,
REI, ⇐ O

C)
,

b) A- 1,5-0,1=1 d) A- 7,5-0 , El f) 1--1,5-0

ÍD¥×
⑨ A- trato

conmutativa aditiva
conmutativa multiplicativa
⇐
distributiva

Sección 13 Teoremas de Morgan D)

A-
B- DE
DS

=_-:¥¥¥E¥É¥÷:
=
# tñst E) TCETFTGJLHTITIXIITITNT )
izan
b) = ÁCBFXCDTTBC
= A- CBIJLCDTTBL
=
ÁBICITDHBC e- ÁBICHDJTBC
=
ÁBITBC a) =
BDTBDTBETDTDTDF =
BDTBETOTDF
=
BDTBET DF
C) =
LATBKÁDKÉFKGTH
b) =
ABÍCTABCTABID =
ÁBTÍAÑÉD
=
ÁBEÑÉFÉÁ =
ATICCTED ) =
ÁBLCTD) ÁBCTABD

⇐ ABCD A- ABTC
c) =
BLITC) CBTCKBTD ) BCBTCXBTD)
'

=
Bt BCKBTD) =L BTBCJCBTD
=
BCHCJCBTD ) = BCBTD )

BBTBD BTBD BCHD ) B

= =
=
-

f- ÁB CATBJC
 d) ABCDTABLETDJHAIBJCD
e-

=
ABCDTABETABÑTÁCDTBCD a) AFSCTABETABCTÁBEIOITIOOTIIHOII
=
CDCABTÁTÑDTABITABD
=
CDLBTAIBJTABET BDÍ -
b) ABCTABTCTÁRTC '

NHOHOOI
=
CDCHÁJTABETABD
=
CDTABETABÑCDTABCCD) c) ABCTABRETABL -

IIHIIOTIOI
=
CDTAB

e) =
ABABCTABCECBCTAC) -

{ 8) § § } )
-

=
ABLTOCBCTACJ = ABC € Q
000 O •
00 O 1

001 O •
O 01 1

a) e-
ACTBCTBRITABÍ =
ACTBCTABT §! '

!
b) =
ACTRJCC Act B- C
= • 1 01 1 • 1 01 I

c) =
AABTAACTABCTACC 1 10 O •
/ 10 1
=
ABTACTABLTACC oo
1-11
=
CABTA CITC ) =
ABTAC
-1 →
LATBTCXATB c) LATBTCJLATBTTC)
-

-4 ( ATÑTCTDKATÑTCTDJCATBTCTD
) TALBTETDJLATRIILTD) ( Attbtctb )

Dominio de

i.IE#::a*+.e/%bfif /
a) →
AB C , XEQ _

forma estándar : 000 ¥24

001 0001 O

AL TBLTAÑ 0010 '

01 O

=
ABCTÁBCTABLTABE / 10 1
! !!!
10010
10100
| / / 1
1 011 1

Dominio de b) f- B, C
-

→ 11001
1 1 01 1
forma estándar : 11/01

ACTBC ABCTEEET
}
A- B- a

BYE AYA

ABCTARJCTÁBL
=

Dominio c) A. Bf AÑO
de →
µ 0 ,

:p ft ¥:÷¥¥
:p:#
forma estándar : 00
000 001
OOÁRIE ABL

± :[÷ :#÷:*
" ""

10
IOAÁTAÁL
-
 ¥
:
noksimplitia * AL
¡ A- ÑÉTEÉ

" ÷

v. ±¥±¥¥÷¥÷

%
.EE?I.ETEI9E7..........
ü÷÷
AÍÉÉÉIÍÉIEIÉÉÉÉREDET
←
Funciones de la lógica
Combinacional
•
Sumadores
1. Elsemi sumador
-

Un semi sumador suma dos bits Y

-

Recordar que
la suma binaria :
genera una salida de suma y una
salida de acarreo
lcarry c)
y
01-0=0 →

01-1 1 =

11-0=1
71-1=10 )

Símbolos
-

.io?:!:
=
ATOB

÷:&:*
(out = AB

÷: ± :* .

→
AND XOR
D- Cout AB
=

⑦
2-El sumador completo
Sumar ATB pero , considerar un acarreo de entrada

•
Un sumador completo acepta dos bits de entrada y un acarreo de entrada
genera salida de suma de salida
y una y un acarreo .

!
•
Símbolo 0 O Cook ABTLATOB ) Cin
- O l
a. * en

÷: ÷:* 1 O 1
1 10
1
I 0
O

111 l l
ma ma
 O

%:
O
↳
Donny
mareo : "
aq.EE
-
a-
Pp

va
"

÷
closepasaoci.com/oara

Decodificado
Función : Detectar la presencia de una determinada combinación de bits en sus
entradas y activar un nivel de salida .

Forma general : n líneas de entrada

lineas de salida
"
2 .

Existen diversos tipos de decodificadores .

•
Decodificador binario básico
-

En mplo :

* no

÷
A -

a-

µ
.
XÁAÁÁA
¿%
- .
Daoaifgaoiqs
"
,

÷
Real Decodificador de 16
:
÷÷÷÷÷ ( te HC
.

Ise)
%.

:
i
asi

(R
§
-
Multiplexores ( selectores de datos)

Multiplexor LMUX )

¥:

¥
•
Lógica secuencial bailable :

Poseen dos estados estables :

Mottivibradóes
t ""
resetitdiiIEEacia-IEII.in?dImteIse
SET ""
-

•
Biestables -

Flip Flqo
-

•
Monoestable
•
A-estables

LOTTA (cerrojo) S -

RLSET RESET )-

(Alto)
-
1
o 1

:
- '

a.

--
entradas activas
"" " "°
↳ a

""
oaacamówestaoo

[ÍÍDI ! } 9¥:[¥ . .

Ambas entradas ennrel bajo → salida indeterminadas

-
tabla ( Actnoenbajo)
Entradas Salinas Comentario

Ez ¥ \ O O 1 hatcher RESET
estar

O O 1 1 Convicta novaliua

Activo en alto Activo en bajo