Traducido del inglés al español - www.onlinedoctranslator.

com

AN90024
Transistores equipados con resistencias (RET): parámetros clave e
información sobre aplicaciones
Rev. 1.1 - 3 de agosto de 2021 nota de aplicación

Información del Documento

Información Contenido

Palabras clave RET, resistencias de polisilicio, transistor digital, transistor prepolarizado

Abstracto Esta nota de aplicación explica aspectos específicos del producto y de la aplicación de los transistores equipados con
resistencias (RET).
Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

1. Introducción
Los transistores bipolares se controlan mediante la corriente de base aplicada. Debido a la alta dependencia de la temperatura
de la caída de voltaje a través de la ruta base-emisor, es necesario agregar al menos una serie de resistencias en la base para el
funcionamiento estable y seguro de un transistor en la mayoría de las aplicaciones. Esto es necesario para mantener la
corriente de la base en el nivel deseado. nivel.

Para reducir la cantidad de componentes y hacer que los diseños de las placas sean menos complejos, se han introducido
transistores equipados con resistencias (RET). Se trata de transistores simples o duales con resistencias integradas en el mismo
troquel. Las resistencias integradas tienen tolerancias más altas que las resistencias externas comúnmente utilizadas. Este hecho
hace que los RET sean más adecuados para aplicaciones de conmutación donde el transistor opera en estado encendido o
apagado. Esta es también la razón por la que a los RET se les suele denominar transistores digitales.

2. Conceptos básicos de RET: topologías y nomenclatura

Los RET están disponibles con transistores NPN y PNP. La configuración de resistencia más simple es una resistencia en
serie aplicada en la base como se muestra enFigura 1 . Otra opción son los RET con divisor de base. Luego hay una
resistencia base en serie R1 integrada y una segunda resistencia R2 en paralelo a la ruta del emisor base.

R1

aaa-033143

Fig. 1. NPN RET con resistencia base R1

Figura 2 muestra esta topología con la integración del divisor base de R1 y R2. Por supuesto, ambas topologías
también se pueden encontrar para transistores PNP.

R1

R2

aaa-033144

Fig. 2. NPN RET con divisor de base R1 y R2

Para R1, el valor se puede elegir de una lista que comienza en 2,2 kΩ. Las opciones adicionales son 4,7 kΩ, 10
kΩ, 22 kΩ y 47 kΩ. La lista de opciones de R2 comienza con 10 kΩ con opciones adicionales de 22 kΩ y 47 kΩ.
Para la relación de las resistencias hay varias opciones de R2/R1 iguales a 1, 2,13, 4,55, 10 y 21.

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 2 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

tabla 1 explica la nomenclatura de las TER individuales. Un nombre de tipo de ejemplo es NHDTA124ET que se puede
decodificar con la siguiente tabla. Lo más importante es el carácter que indica el tipo de transistor de unión bipolar
(BJT) y la clasificación de corriente del colector. Los grupos actuales son inferiores o iguales a 500 mA. Los caracteres A
y B representan dispositivos PNP, mientras que C y D se utilizan para tipos NPN. Para la red de resistencia base, la
resistencia en serie R1 se define mediante un número base seguido de un número de indicación multiplicador. El
carácter que sigue informa la relación de resistencia R1/R2. Finalmente hay un carácter que indica la variante del
paquete. Los RET están disponibles en paquetes con cables convencionales como SOT23 y SOT323, pero también en
paquetes sin cables como SOT1215, que es un DFN1010 o SOT883, que es lo mismo que DFN1006, es decir, un
dispositivo de 1 mm x 0,6 mm.

Tabla 1. Nomenclatura RETS única

1callecarta 2Dakota del Nortecarta 2Dakota del Norte3tercerocarta Polaridad 1callenúmero Base multiplicador Resistor Paquete
Compañía Voltaje y número para R1 Relación R2/R1 Indicador
Indicador Indicador Actual para R1

norte = alto = alto DT = Digital A = PNP, 1 = no 1 =1 3=x10E3 T = R1 solamente T = TOS23

Nexperia Voltaje Transistor < 500 mA significado

P = Philips BR = Bajo B = PNP, 2 = 2,2 4 = x 10E4 mi = 1 U = SOT323

(legado) VCEsatRETIRADO ≥ 500mA R1 = R2
C = NPN, 4 = 4,7 5 = x 10E5 V = 0,213 m=
< 500 mA SOT883
D = NPN, comp. solo: comp. solo: W = 0,46 MB =
≥ 500mA SOT883B
3 = 3,3 2 = x10E2 X = 2,13 control de calidad =

SOT1215
5 = 5,6 Y = 4,55 control de calidad =

SOT8009
Z = 10 QB =
SOT8015

Tabla 2 muestra una tabla equivalente para RET duales. La estructura de denominación es bastante diferente a la de
las RET individuales. Muy importante es el 3terceroLetra que informa la topología del RET dual, es decir, si en el
dispositivo se pueden encontrar dos NPN o PNP o un par complementario.

Tabla 2. Nomenclatura RET dobles

1callecarta 2Dakota del Nortecarta Indicador de paquete 2Dakota del Nortecarta 3tercerocarta Números)
Compañía Indicador de voltaje
Indicador

N = Philips (heredado) H = Alto voltaje Yo = SOT457 M = sin significado B = 2 x PNP Consecutivo

numeración

P = Nexperia U = SOT363 C = NPN/

PNP ≥ 500 mA
mi = SOT666 D = NPN/PNP
Q = SOT1216 H = 2 x NPN
R = SOT1268 N = 2 x NPN
> 0 = 500 mA
P = 2 x PNP
500 mA
T = 2 x PNP
X = 2 x NPN
Z = NPN/PNP

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 3 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

3. Ejemplos de aplicación
Los RET se utilizan principalmente como interruptores, por lo tanto, en los dos estados "encendido" y "apagado". Es
por eso que a menudo se les denomina transistores digitales. En el diagrama esquemático se muestra un ejemplo
básico del uso de un NPN-RET con resistencia en serie base integrada. V1 es el voltaje de control y proporciona la
corriente base para el BJT. Si V1 está por debajo de Voff, el transistor está apagado. Vout es casi igual a V2. Una vez
que V1 alcanza el nivel de encendido, la corriente base fluye y Vout disminuye. El interruptor cambia al estado activado
y Vout se vuelve igual a VCEsat.

El circuito tiene el comportamiento de un inversor con traslación de tensión. V2 se puede elegir dentro de los límites de la hoja
de datos de VCEdel RET elegido. La oscilación del voltaje de salida puede ser mayor o menor que el voltaje de control V1. Por lo
tanto, la traducción de voltaje puede realizarse en dirección ascendente y descendente.

R2

votar

R1
V2

V1

aaa-033145

Fig. 3. Circuito BJT de control básico con un NPN-RET

Figura 4 es el circuito equivalente creado con un PNP-RET. El voltaje de control V1 tiene que ser
negativo contra el emisor de Q1 para encender el RET.

V1
Q1
R1
V2

votar

R2

aaa-033146

Fig. 4. Circuito BJT de control básico con un NPN-RET

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 4 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

Una aplicación de interruptor de carga muy común con RET se muestra enfigura 5 . El BJT Q2 conmuta la corriente de
carga a través de la resistencia de carga RL. Q2 se conduce si Q1 está activado. El control RET Q1 requiere un voltaje de
base positivo para habilitar el interruptor de carga. La topología no requiere alta corriente de base ni altos voltajes para
la señal de control. Q2 puede conmutar tensiones de carga más altas según el calibre del componente elegido (≤ 80 V) y
también corrientes de carga comparablemente altas de hasta 500 mA. V bajaCEsatRET también llamadosPAG
rendimiento-BasadoRLos ET (PBR) proporcionan voltajes residuales colector-emisor bajos en estado encendido y, por lo
tanto, logran una alta eficiencia energética del interruptor de carga. Para RET Q2, un producto con un divisor de
resistencia base logra un rendimiento de apagado mucho mejor en comparación con un RET con una resistencia en
serie solo en la ruta base. R4 acelera significativamente el tiempo de apagado porque Q2 es impulsado por una etapa de
colector abierto realizada por Q1

R4
Q2
R3

Q1
R1

votar
R2
V1 rl V2

aaa-033147

Fig. 5. Interruptor de carga con PNP RET en la ruta de carga y NPN RET en la ruta de control

Los RET se pueden utilizar para combinar múltiples señales de control en una salida de señal de control.Figura 6
muestra dos señales de entrada V1 y V2 como unidad base para dos RET que comparten una resistencia de colector.
Este circuito se comporta como una función lógica NOR. Si una de las entradas está en nivel alto o ambas, la salida
proporciona un estado bajo. Sólo si ambas señales de entrada son bajas, la salida proporciona una señal de alto
nivel. La ventaja de esta solución RET frente a una puerta lógica estándar es que la salida puede soportar altos
voltajes de hasta 80 V que no se pueden encontrar en familias lógicas. El variador de entrada también se puede
diseñar de manera muy flexible mediante la selección de una resistencia base adecuada o un divisor de voltaje base.
Si es necesario, la función NOR se puede cambiar a una función O agregando una etapa inversora como se muestra
enFigura 1 detrás de la salida del circuito discutido.

R5

votar

R1

R2
V1 V3

R3

R4
V2

aaa-033148

Fig. 6. RET en aplicación NOR cableada

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 5 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

De manera similar, se puede implementar una función NAND si los RET están conectados en serie para la
ruta colector-emisor como se muestra enfigura 7 . Sólo si ambos RET se encienden al mismo tiempo, la señal
de salida Vout proporciona un nivel bajo. Si la salida es invertida por otro RET, se ha creado una función AND.

R5

votar

R1

R2
V1 V3

R3

R4
V2

aaa-033149

Fig. 7. RET en aplicación NAND cableada

EnFigura 8 Se muestra un ejemplo de aplicación para una etapa push-pull. El circuito está alimentado por dos fuentes
de voltaje V2 y V3, que proporcionan un suministro de polaridad negativa y positiva. Vout termina a tierra a través de
Rload, que es la conexión entre las dos fuentes de voltaje. Q1 y Q2 funcionan como seguidores de emisor y amplifican
la corriente proporcionada por la fuente de entrada V1.

Q1
R1
V3

R2

votar cargar

V1
R4

R3
V2

Q2

aaa-033150

Fig. 8. Ejemplo de aplicación de etapa push-pull con RET

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 6 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

4. Parámetros de la hoja de datos

En este capítulo se explican en detalle las hojas de datos de Nexperia para RET. La atención se centra principalmente en
los parámetros eléctricos. Para la discusión en este capítulo, se ha elegido como referencia un RET de alto voltaje
Nexperia bastante nuevo de una serie de productos de 80 V.

El primer capítulo es la “Descripción General”. Informa la polaridad BJT del RET y los paquetes disponibles.
Tabla 3 muestra la descripción general del producto con las variantes de resistencia R1/R2 del componente
elegido. Se mencionan las partes complementarias si corresponde.

Tabla 3. Descripción general del producto

Teclea un número R1 R2 Paquete Complemento PNP:

kΩ kΩ Nexperia JEITA
NHDTC114EU 10 10 SOT323 SC-70 NHDTA114EU
NHDTC124EU 22 22 NHDTA124EU
NHDTC144EU 47 47 NHDTA144EU

En la siguiente sección encontrará una lista de "Características y beneficios". Aquí se mencionan las características
principales como la capacidad actual, el alto voltaje de ruptura y la calificación automotriz.

Características y Beneficios

• Capacidad de corriente de salida de 100 mA

• Alto voltaje de ruptura

• Resistencias incorporadas

• Simplifica el diseño de circuitos

• Reduce el recuento de componentes

• Reduce los costos de recogida y colocación.

• Calificación AEC-Q101

La siguiente sección informa las principales áreas de aplicación. Estas son aplicaciones digitales o de conmutación, como se
analiza con más detalle en el capítulo anterior.

Aplicaciones

• Aplicaciones digitales
• Alternativa de ahorro de costes para la serie BC846 en aplicaciones digitales
• Control de entradas IC
• Cargas de conmutación

Los “datos de referencia rápida” se muestran en una breve tabla con parámetros eléctricos clave, como el V
máximo permitido.CE0y corriente de salida Ioh.

Tabla 4. Datos de referencia rápida

tambi= 25 °C a menos que se especifique lo contrario.

Símbolo Parámetro Condiciones mín. tipo máx. Unidad

VCEO voltaje colector-emisor base abierta - - 80 V

Ioh corriente de salida - - 100 mamá

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 7 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

El pinout del RET se informa con las conexiones del emisor, colector y entrada como se muestra a continuación.
El pin de entrada también se conoce como base, aunque hay resistencias integradas en el medio.

Tabla 5. Fijación
Alfiler Símbolo Descripción Esquema simplificado Símbolo gráfico
1 I entrada (base) 3
oh
2 Tierra GND (emisor) R1
I
3 oh salida (colector)
R2

Tierra

1 2 aaa-019964

La siguiente sección contiene la información de pedido.

Tabla 6. Información para realizar pedidos

Teclea un número Paquete

Nombre Descripción Versión
NHDTC114EU SC-70 paquete de plástico montado en superficie; 3 pistas SOT323
NHDTC124EU
NHDTC144EU

La tabla de marcado informa sobre el marcado de los dispositivos. El último carácter “%” es un marcador de posición
para el sitio de fabricación.

Tabla 7. Marcado
Teclea un número Código de marcado[1]

NHDTC114EU 5 millones%

NHDTC124EU 5Q%
NHDTC144EU 5%

[1] % = marcador de posición para el código del sitio de fabricación

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 8 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

Los valores límite se encuentran en la siguiente sección de la hoja de datos de RET enTabla 8 .

VCB0es el voltaje máximo de la base del colector con un pin emisor abierto. VCE0es el voltaje colector-emisor
máximo permitido con una base abierta. Para un RET donde se coloca una resistencia entre la base y el emisor,
podría llamarse VCERtambién porque la entrada del RET está abierta, pero no la base del BJT. Existe la relación
que se debe considerar para el voltaje de ruptura de la ruta colector-emisor de un BJT como se muestra a
continuación:

VCES≥VCER≥VCE0
VCESSe prueba con la base en cortocircuito con el emisor. Para los RET, las resistencias integradas no se tienen
en cuenta para la nomenclatura de parámetros. A pesar de las resistencias integradas, el término VCEOse usa
todavía. Es importante tener esto en cuenta para otros parámetros clave, así como para las clasificaciones de
corriente de fuga.

VItiene una clasificación máxima de 10 V para la hoja de datos de ejemplo de un PNP RET con una relación de divisor de
1. El BJT como dispositivo independiente tendría la limitación de VEB0= 5 V. Debido al divisor de entrada, este valor se
duplica. El diodo emisor de base se acciona en sentido inverso y, por tanto, no conduce por debajo del valor límite. Para
obtener más detalles, consulte el capítulo 5.

Para la otra polaridad de VI, la corriente de base fluye, por lo que se debe considerar una caída de voltaje directo a través del
diodo emisor de base, mientras que el resto del voltaje de entrada está presente en la resistencia en serie de base R1. El límite
de tensión está definido principalmente por la máxima disipación de potencia de la resistencia integrada R1. Por lo tanto, la
corriente de base máxima está limitada por R1 y, por lo tanto, por VI.

Disipación de potencia total Pnenese informa para dos condiciones de montaje. Uno está diseñado para una PCB FR4 de
una sola capa que utiliza un tamaño estándar. El segundo valor se proporciona para una PCB FR4 de 4 capas, donde la
capa inferior y las capas interiores son planos de cobre sólido.

Tabla 8. Valores límite

De acuerdo con el Sistema de Calificación Máxima Absoluta (IEC 60134). tambi= 25 °C a
menos que se especifique lo contrario.

Símbolo Parámetro Condiciones mín. máx. Unidad

VCBO voltaje de la base del colector emisor abierto - 80 V

VCEO voltaje colector-emisor base abierta - 80 V
VEBO voltaje base emisor coleccionista abierto - 10 V
VI voltaje de entrada

NHDTC114EU - 10 + 40 V
NHDTC124EU - 10 + 60 V
NHDTC144EU - 10 + 80 V
Ioh corriente de salida - 100 mamá
PAGnene disipación total de la energía tambi≤25°C [1] - 235 mW
[2] - 315 mW
tj temperatura de la Unión - 150 °C
tambi temperatura ambiente - 55 150 °C
tstg temperatura de almacenamiento - sesenta y cinco 150 °C

[1] Dispositivo montado en una placa de circuito impreso (PCB) FR4; cobre de una cara; Huella estañada y estándar.
[2] Dispositivo montado en una placa de circuito impreso (PCB) FR4; cobre de 4 capas; Huella estañada y estándar.

La temperatura máxima de unión para productos de alambre de oro es de 150 °C porque, de lo contrario, la capa de alúmina de
la unión del alambre de unión se consumiría mediante procesos de difusión de la alúmina en el oro. En caso de exposición
prolongada a temperaturas superiores a 150 °C, la unión de cables se vuelve inestable y puede fallar. Los productos de alambre
de cobre se pueden especificar hasta 175°C. La temperatura ambiente y de almacenamiento tienen los mismos límites. Con el
aumento de la temperatura ambiente, la potencia máxima que se puede aplicar se degrada con una curva lineal como se
muestra enFigura 9 abajo. Un RET diseñado para Tj(max) = 175°C tiene una curva de reducción que alcanza el eje x a 175°C, por lo
que se puede disipar una mayor potencia de manera comparable.

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 9 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

aaa-031869
400

Ptot
(mW) (1)

300

(2)

200

100

0
- 75 - 25 25 75 125 175
Temperatura (°C)

(1) PCB FR4, cobre de 4 capas, tamaño estándar

(2) PCB FR4, cobre de una cara, tamaño estándar
Figura 9. Curvas de reducción de potencia SOT323 (SC-70)

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 10 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

Otras características térmicas se proporcionan enTabla 9 en el ejemplo de hoja de datos RET. Resistencia térmica Rthse
informa para diferentes condiciones de montaje. Los valores proporcionados también podrían calcularse a partir de la P
relacionada.nenecalificaciones en la pestaña. 6 con:

Rth(ja)= (tj(máx.)– 25°C)/Pnene

Por ejemplo para Rth(ja)el cálculo arroja: (150 °C
- 25 °C)/0,235 W = 532 K/W

Tabla 9. Características térmicas tambi= 25 °C a

menos que se especifique lo contrario.

Símbolo Parámetro Condiciones mín. tipo máx. Unidad

Rth(ja) Resistencia térmica desde la unión al ambiente. al aire libre [1] - - 532 K/W
[2] - - 397 K/W
Rth(j-sp) Resistencia térmica desde la unión hasta el punto de soldadura. - - 150 K/W

[1] Dispositivo montado en una placa de circuito impreso (PCB) FR4; cobre de una cara; Huella estañada y estándar.
[2] Dispositivo montado en una placa de circuito impreso (PCB) FR4, cobre de 4 capas, estañado y tamaño estándar.

Rth(j-sp)es la resistencia térmica desde la unión hasta el punto de soldadura del pin para la ruta térmica principal del
paquete SMD discutido. Para RET en SOT23 o SOT323, este es el cable del colector. Los otros dos terminales para el
emisor y la base están conectados mediante cables de conexión, por lo que no contribuyen a la disipación de calor. R
th(ja)informa sobre la resistencia térmica desde la unión al ambiente. Este valor depende significativamente de las
condiciones de montaje, por ejemplo, la disposición y el tipo de PCB, así como el espesor del cobre.

zth(ja)es la impedancia térmica transitoria desde la unión al ambiente como se muestra en las figuras 8 y 9.
Estos diagramas ayudan a calcular un escenario térmico para aplicaciones donde el RET no funciona en
condición de CC sino en modo de conmutación.

La ZthSe proporcionan diagramas para diferentes condiciones de montaje. zthse proporciona versus la longitud del pulso del
estado encendido para el RET. Las curvas se representan para diferentes ciclos de trabajo d, desde eventos individuales con d = 0
hasta el modo CC con d = 1. El ciclo de trabajo d se define como:

d = ton/T, donde ton es la duración del estado encendido y T el tiempo del ciclo.

El valor para el caso DC es idéntico al parámetro Rth(ja) en la hoja de datos. Para pulsos largos con una duración de
aproximadamente más de 10 segundos, los componentes SMD bastante pequeños se calientan a la misma
temperatura que para un estado encendido constante. Por eso todas las curvas comienzan en el mismo nivel en el
lado derecho de los diagramas. Si se aplican pulsos cortos, los valores de Zth se vuelven más pequeños, por lo que se
puede manejar una mayor potencia de pulso. Las curvas se vuelven planas para pulsos muy cortos y d > 0,05 en el
diagrama. Este es el caso porque la frecuencia de conmutación se está volviendo bastante alta en esta región y la
generación de calor es promedio en el cristal. Casi no hay tiempo para cambios de temperatura entre el estado
encendido y apagado.

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 11 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

aaa-031870
103
ciclo de trabajo = 1

Zth(ja) 0,75
(K/W) 0,50
0,33
102 0,20

0,10
0,05

0,02
10 0,01

1
10-5 10-4 10-3 10-2 10-1 1 10 102 103
tp(s)

PCB FR4, cobre de una cara, estañado y tamaño estándar

Fig. 10. Impedancia térmica transitoria desde la unión al ambiente en función de la duración del pulso; valores típicos
aaa-031871
103

ciclo de trabajo = 1
z th(ja)
(K/W) 0,75
0,50
0,33
102
0,20

0,10
0,05

10 0,02
0,01

1
10-5 10-4 10-3 10-2 10-1 1 10 102 103
tp(s)

PCB FR4, cobre de 4 capas, estañado y tamaño estándar

Fig. 11. Impedancia térmica transitoria desde la unión al ambiente en función de la duración del pulso; valores típicos

Cada curva Zth es válida para una condición de montaje específica.Figura 10 representa el funcionamiento con un
tamaño estándar en una PCB FR4 de una sola capa y una capa de cobre de 35 µm, mientras queFigura 11 se basa en
una PCB FR4 de 4 capas con el RET montado en un espacio estándar. Las otras tres capas de la PCB de prueba están
realizadas como áreas de cobre macizo.

Si se requiere un muy buen rendimiento térmico de un diseño de placa, se puede recomendar tener una almohadilla
térmica adicional para el colector en la capa superior con aproximadamente 1 cm² para mejorar el paso térmico hacia
la segunda capa. La segunda capa debe proporcionar un área de cobre más grande para poder distribuir y disipar el
calor a través de la PCB.

Para calcular el aumento de temperatura de un RET en una aplicación, primero se debe derivar la potencia del pulso.
Las curvas Zth son válidas para pulsos de potencia de forma rectangular. En muchas aplicaciones, la forma del impulso
de potencia puede diferir de ésta. Entonces, en la mayoría de los casos, es posible convertir el impulso de potencia
medido en un impulso rectangular con una potencia de impulso equivalente.

La Z correctathEl valor se obtiene leyendo la resistencia térmica a la longitud de pulso dada t.pagen la curva
con el ciclo de trabajo correspondiente. El aumento de temperatura de la unión frente a la temperatura
ambiente se calcula entonces con:

∆T = Zth(ja)* Pp (Pp = potencia de pulso en vatios)

tambi+ ∆T no puede exceder la T definidaj(máx.)que se encuentra en la especificación.

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 12 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

El siguiente capítulo de las hojas de datos de RET informa sobre las características eléctricas de los componentes. La mayoría de
las características se prueban a una temperatura ambiente de 25° C a menos que se informe otra temperatura para las
condiciones de prueba. Si la condición de prueba puede calentar significativamente el dispositivo, el valor relacionado se mide
en un modo de prueba pulsado para evitar el autocalentamiento.

Tabla 10. Características

tambi= 25 °C a menos que se especifique lo contrario.

Símbolo Parámetro Condiciones mín. tipo máx. Unidad

V(BR)CBO base de coleccionista IC= 100 µA; Imi= 0 A 80 - - V

cortocircuito
V(BR)CEO emisor-colector IC= 2 mA; IB= 0 A 80 - - V
cortocircuito
ICBO corte de la base del colector VCB= 80V; Imi= 0 A - - 100 n/A

actual
ICEO corriente de corte colector- VCE= 60V; IB= 0 A - - 100 n/A

emisor
VCE= 60V; IB= 0 A; tj= 150ºC - - 5 mA
IEBO corriente de corte de la base del emisor

NHDTC114EU VEB= 7V; IC= 0 A - - 600 mA

NHDTC124EU - - 270 mA
NHDTC144EU - - 130 mA
hFE DC ganancia de corriente

NHDTC114EU VCE= 5V; IC= 10 mA 50 - -

NHDTC124EU 70 - -
NHDTC144EU 100 - -
VCEsat emisor-colector IC= 10 mA; IB= 0,5 mA - - 100 mV
voltaje de saturación

Vyo (apagado) voltaje de entrada fuera de estado VCE= 5V; IC= 100 µA - 1.15 0,8 V
VIon) voltaje de entrada en estado

NHDTC114EU VCE= 0,3V; IC= 10 mA 2.5 1.8 - V

NHDTC124EU 3 2.3 - V
NHDTC144EU 5 3.3 - V
R1 resistencia de polarización 1 (entrada) [1]
NHDTC114EU 7 10 13 kΩ
NHDTC124EU 15.4 22 28.6 kΩ
NHDTC144EU 33 47 61 kΩ
R2/R1 relación de resistencia de polarización [1] 0,8 1 1.2
Ft frecuencia de transición VCE= 5V; IC= 10 mA; f = 100 MHz [2] - 170 - megahercio

CC capacitancia del colector VCB= 10V; Imi= yomi= 0 A; f = 1MHz - - 2.5 pF

[1] Consulte la sección "Información de prueba" para el cálculo de resistencia y las condiciones de prueba.
[2] Características del transistor incorporado

Tabla 10 comienza con los voltajes de ruptura V(BR)CBOy V(BR)CEO, significa descomponer las tensiones
del camino colector-base con un emisor abierto o del camino colector-emisor con un fondo abierto.

Corrientes de fuga máximas ICBO, ICEOy yoBEOse informan a continuación. Estas son las corrientes de corte para el
camino colector-base, colector-emisor y base-emisor. Los valores de corriente de corte de la base del emisor parecen
bastante altos en comparación con un BJT independiente. La razón es que las resistencias base integradas se
encuentran a lo largo de este camino. Si hay presente una resistencia R2, la corriente de fuga es proporcional a la
suma de R1 y R2 en las condiciones especificadas.

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 13 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

El hFELos parámetros para RET se definen como I.C/IEN. IENse divide en la corriente base y la corriente que fluye a
través de R2 que es IR2=vSER/R2. Debido a este hecho hFEes más pequeño en comparación con un RET con una
resistencia base en serie R1 únicamente. Y por supuesto hFEse vuelve más pequeño cuanto menor es la resistencia
de R2, porque la corriente de entrada se drena. Este hecho se puede ver enTabla 10 claramente.

VCEsates el voltaje residual colector-emisor en estado encendido del interruptor RET. La condición de prueba es aplicar una
corriente base de 0,5 mA y una corriente de colector de 10 mA.

VIconsideraciones

Vyo (apagado)informa a qué voltaje de entrada se apaga el RET. La condición de prueba para el estado apagado es tener
una corriente de fuga del colector de 100 µA a un voltaje colector-emisor de 5 V. El valor más bajo proporcionado en la
tabla como V(Apagado)max debe considerarse como el nivel de salida máximo permitido de la etapa que impulsa el RET.
Esta condición debe cumplirse para que el RET esté apagado de forma segura.

Para la otra dirección, el estado encendido, existe el importante parámetro VIon)min a considerar. El circuito que controla el
RET debe proporcionar este voltaje al menos para un encendido seguro. Como condición de estado encendido se define una
corriente de colector de 10 mA mientras que la tensión colector-emisor es de 0,3 V. La hoja de datos VILa calificación es válida
sólo para la condición de prueba definida. Si se debe conmutar una corriente de colector mayor, el RET requiere más voltaje de
accionamiento base VIon).

EnFigura 12 la característica de conmutación de un RET se muestra con un gráfico de VCEversus vI.

VI<Vyo (apagado)máx: un RET está apagado para cada dispositivo enviado.

VI<Vyo (apagado)tipo: un RET típico está fuera de estado.

VI>VIon)tipo: un RET típico está en estado activado.

VI>VIon)min: un RET está encendido para cada dispositivo enviado.

Fig. 12. Tensión de entrada RET VIversus vCEcaracterísticas

VCE

Apagado

En

VI(apagado)máx. Tipo VI(apagado) tipo VI(encendido) VI(encendido)mín.

Voltaje de entrada aaa-033151

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 14 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

Tabla 11 muestra la dependencia de los voltajes de entrada en estado encendido y apagado en la configuración
del divisor de resistencia en RET de la serie NHDTC.

para la vyo (apagado)Condición: una corriente de base muy pequeña fluye hacia el BJT (aproximadamente 0,3 µA). Entonces, el valor
típico para apagar un RET está acoplado casi directamente a la relación de resistencia R1/R2. Se puede calcular con un objetivo de
caída de voltaje en R2 o en el diodo emisor de base donde el transistor está apagado. Este voltaje es de aproximadamente 580
mV para la serie NHDTC analizada. Por lo tanto V.yo (apagado)Los valores para una relación de resistencia igual a 1 muestran los
mismos voltajes (filas 1-3 enTabla 11 ).

Los voltajes típicos fuera del estado para R2 son iguales a 47 kΩ y los diferentes R1 (2,2 kΩ, 4,7 kΩ y 10 kΩ) son más
bajos de acuerdo con los antecedentes descritos anteriormente. Para Vyo (apagado)max se ha definido un valor par que
salvaguarda el funcionamiento en el área más izquierda deFigura 12 .

Tabla 11.VIon)y Vyo (apagado)dependencia de la configuración de resistencia R1/R2

R1/R2 VIon)mín. VIon)tipo VIon)máximo Vyo (apagado)máximo Tipo RET
(kΩ) (V) (V) (V) (V)
10 / 10 2.5 1.8 1.15 0,8 NHDTC114ET
22 / 22 3 2.3 1.15 0,8 NHDTC124ET
47 / 47 5 3.3 1.15 0,8 NHDTC144ET
2.2 / 47 1.2 0,81 595 0,5 NHDTC123JT
4.7 / 47 1.4 0,95 625 0,5 NHDTC114YT
10 / 47 1.6 1.22 690 0,5 NHDTC143ZT

La selección de una opción de divisor de resistencia adecuada es importante para que la ventana de voltaje de control del RET se
ajuste bien a la etapa de conducción. La corriente de carga o colector deseada tiene un impacto en la corriente base que se
proporcionará para el estado encendido. Para una corriente de colector más alta, la dirección a seguir es un valor más bajo para
R1 y/o menos corriente de derivación a través de R2.

Para una aplicación, es necesario prestar cierta atención a la deriva de temperatura de los parámetros VI. VSERde BJT
disminuye con la temperatura con un coeficiente de aproximadamente -1,7 mV/K a -2,1 mV/K dependiendo de los
detalles de difusión del silicio elegidos.

Amplificación actual hFE= yoC/IBaumenta aproximadamente un 1% por Kelvin para un BJT independiente.

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 15 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

EnFigura 13 La ganancia de corriente CC típica en función de la corriente del colector se muestra para temperaturas
ambiente de 100 °C, 25 °C y -40 °C. También para un RET con divisor de base de resistencia de polisilicio integrado, hFE
muestra valores más altos cuanto más cálida es la Tambise convierte.

aaa-031707
103

hFE (1)

(2)

(3)
102

10

1
10-1 1 10 102
CI (mA)

VCE= 5V
(1) T.ambi= 100ºC
(2) T.ambi= 25ºC
(3) T.ambi= -40°C
Figura 13. NHDTC144EU: ganancia de corriente CC en función de la corriente del colector; valores típicos

EnFigura 14 de la hoja de datos, el voltaje de entrada típico en estado encendido VIon)se muestra como una función de IC.
Como era de esperar, se requiere un voltaje de entrada más alto para generar más corriente de colector al mismo VCE.
Una temperatura ambiente baja requiere un voltaje de entrada más alto porque VSERaumenta y hFE
gotas. Por lo tanto, encender un interruptor RET a baja temperatura es la condición operativa más crítica para una
aplicación y el usuario debe aplicar suficiente voltaje de entrada para encender el dispositivo correctamente.

aaa-031709
102

VI(encendido)

(V)

10

(1)
(2)
1
(3)

10-1
10-1 1 10 102
CI (mA)

VCE= 0,3V
(1) T.ambi= -40°C
(2) T.ambi= 25ºC
(3) T.ambi= 100ºC
Figura 14. NHDTC144EU: voltaje de entrada en estado activado en función de la corriente del colector; valores
típicos

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 16 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

Figura 15 de la hoja de datos muestra qué Vyo (apagado)normalmente debe aplicarse para garantizar un apagado seguro de un
interruptor RET. Para esta dirección de conmutación, el voltaje de entrada debe ser lo suficientemente bajo para un
funcionamiento seguro. Para el estado fuera de estado, la condición de alta temperatura es el escenario más crítico. En este
caso, el circuito del controlador debe diseñarse de manera que genere un voltaje muy por debajo del VI típico (apagado) para la
temperatura más alta en la aplicación.

aaa-031710
10

VI(apagado)

(V)

(1)

(2)
1
(3)

10-1
10-1 1 10 102
CI (mA)

VCE= 5V
(1) T.ambi= -40°C
(2) T.ambi= 25ºC
(3) T.ambi= 100ºC
Figura 15. NHDTC144EU: voltaje de entrada en estado activado en función de la corriente del colector; valores
típicos

5. Características específicas de la resistencia RET

R1, la resistencia en serie hacia la base del BJT tiene una tolerancia típica de +/- 30 %.
R2 no se define directamente sino mediante una relación R2/R1. Esto tiene una tolerancia de ± 20 % para RET de 100 mA y ± 10 %
para RET de 500 mA, como se muestra enTabla 12 abajo.

Tabla 12. Tolerancias de resistencias integradas en RET

Especificación de resistencia Tolerancias típicas tipos de RET

R1 ±30% todo
R2/R1 ±20% RET de 100 mA

±10% RET de 500 mA

Esto significa para el rango de R1:

R1mín.= 0,7 * R1tipo

R1máximo= 1,3 * R1tipo

Para calcular los valores mínimo y máximo de R2, se debe considerar la tolerancia de la relación de
resistencia. Para RET de 100 mA se puede calcular con una tolerancia de ± 20% según Tab.9:

R2mín.= 0,7 * R1tipo* 0,8 * R2tipo/R1tipo= 0,56 * R2tipo

R2máximo= 1,3 * R1tipo* 1.2 * R2tipo/R1tipo= 1,56 * R2tipo

La dependencia de la temperatura de las resistencias de polisilicio integradas se puede describir con la siguiente
ecuación cuadrática. T0 es 25°C para los valores proporcionados en la Tab. 10.

R(T) = R(T)0) * ( 1 + α * (T – T0) + β * (T – T0)²)

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 17 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

Tabla 13 informa los coeficientes α y β para el polisilicio dopado con fósforo que se utiliza para los RET de generación 1
en Nexperia y el polisilicio dopado con boro utilizado para las obleas de generación 2.Figura 16 muestra la resistencia
normalizada sobre la temperatura para estas dos opciones de proceso. La resistencia de las resistencias integradas
disminuye con la temperatura. La resistencia de polisilicio dopada con boro muestra una menor dependencia de la
temperatura en comparación con el dopaje con fósforo.

Tabla 13. Coeficientes de dependencia térmica de los valores de resistencia de polisilicio en RET
α b
Poli-Si dopado con fósforo - 0,00229 7,26 * 10E-6
Poli-Si dopado con boro - 0,00161 3.7275 * 10E-6

Figura 16. Resistencia normalizada a la temperatura para RET de Nexperia

aaa-033152
1.25
R(T)/
Gen 1: Poli-Si dopado con fósforo
R25 1.20
Gen 2: Poli-Si dopado con boro

1.15

1.10

1.05

1.00

0,95

0,90

0,85

0,80
- 60 - 40 - 20 0 20 40 60 80 100 120 140 160
Temperatura (°C)

Hay dos parámetros más en las hojas de datos de RET (verTabla 10 ) que están relacionados con el
desempeño dinámico de estos componentes; frecuencia de transición fty capacitancia del colector CC. Ftes la
frecuencia donde la amplificación actual del BJT se vuelve igual a 1 para la condición de prueba definida.

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 18 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

6. Prueba de resistencias RET

Las resistencias integradas de los RET no se pueden probar directamente porque no hay acceso al nodo
de la base del BJT. Las resistencias deben probarse entre los contactos 1 y 2 como se asigna enFigura 17
. El contacto del colector se deja flotando.

3
R1
1

R2

2
aaa-033153

Fig. 17. RET con divisor de resistencia base R1 y R2

Para esta configuración de prueba, se puede representar un circuito equivalente como se muestra enFigura 18 .
El BJT se reemplaza por un diodo D.SERque representa la ruta base-emisor. Las resistencias integradas del RET
están presentes en R1 y R2. Los voltajes relacionados VSERSe representan el voltaje de entrada del RET y la caída
de voltaje V1 en R1 respectivamente V2 en R2.

R1 V1
BI
VBE
I2 IDENTIFICACIÓN

R2 DBE V2

aaa-033154

Fig. 18. Circuito equivalente para probar los valores del divisor de resistencia.

Figura 19 simplifica aún más el circuito si la polaridad de VSERes tomado en cuenta. En caso de que el voltaje aplicado
tenga una polaridad positiva, R2 es mucho mayor que RSER, por lo que R2 puede despreciarse. En dirección inversa,
el diodo emisor de base no conduce, por lo que las resistencias mismas dominan el circuito de prueba.

R1 V1 R1 V1
BI BI
VBE VBE

DBE V2 R2 V2

aaa-033155

Fig. 19. Circuito de prueba simplificado que depende de la polaridad VBE

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 19 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

figura 20 muestra una curva IV de la ruta base-emisor, por lo que VSERversus la corriente de entrada IB, para un
NPN-RET con un R1 de 2,2 kΩ y un R2 de 47 kΩ. El diagrama está dividido en 4 regiones.

La región IV corresponde a la dirección inversa VSER, donde además se excede la tensión de ruptura del
diodo emisor base. La pendiente o resistencia dinámica ∆V/∆I en esta parte de la curva es R1, porque el
diodo de base emisor se sujeta al voltaje de ruptura.

La Región III es el rango de voltaje de bloqueo inverso equivalente a la parte derecha deFigura 18 . La pendiente es
equivalente a R1 + R2. Este valor se prueba en producción en masa bajo esta condición. Nexperia utiliza un método
de prueba de dos puntos para obtener un resultado de medición más exacto, por lo que R1 + R2 = ∆VSER/∆IB.

En la Región II la VSERLa trayectoria está polarizada en dirección directa, pero el diodo emisor de base aún no conduce
de manera significativa. La pendiente de la curva es proporcional a R1 + R2 como en la Región III.

En la Región I, el diodo conduce como se muestra en el lado derecho deFigura 18 . La curva aumenta con R1
como pendiente. Para medir la pendiente se deben elegir dos puntos de operación para calcular ∆VSER/∆IB. R1
se mide siguiendo este método de prueba en la producción en masa. En la Región I, la medición de un solo
punto de operación no sería suficiente porque Vf del diodo emisor de base crea un desplazamiento de voltaje
de la curva que debe eliminarse para el cálculo de la resistencia.Figura 21 muestra un ejemplo donde los dos
puntos de prueba proporcionan un buen resultado para R1, con R1 = (V2 -V1) / (IB2
- IB1) tal como están en la región lineal de la curva.

Con el valor de R1 + R2 derivado de la Región III, R2 se puede calcular fácilmente y también la relación
R2/R1.

aaa-033156
3,0 metros

BI
(A)
2,5 metros

2,0 metros

1,5 metros

1,0 metros

500,0 µ

0.0

- 500,0 µ
- 10 -8 -6 -4 -2 0 2 4
VBE (V)

Región IV Región III Región I

Región II

Fig. 20. Curva típica de VBE versus IB para un RET con R1 = 2,2 kΩ y R2 = 47 kΩ

aaa-033157
400 µ
BI
(A)
350 µ

300 µ

250 µ

200 µ

150 µ
IB2

100 µ
IB1

50 µ

0µ
0.0 0,2 0,4 0,6 0,8 1.0 1.2 1.4
VBE (V)

Región II Región I

Figura 21. Ejemplo de dos puntos de prueba en la curva IV en la Región I para el cálculo de la
resistencia integrada R1

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 20 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

7. RET expuestas a eventos de ESD

Los transistores bipolares tienen una robustez ESD bastante buena en comparación con los transistores MOSFET de tamaño
pequeño. Para los MOSFET, la puerta es el pin más vulnerable porque el óxido de la puerta puede dañarse con bastante facilidad
sin recuperarse de una exposición a sobretensiones por encima del voltaje de ruptura. Esta es la razón por la que la mayoría de
los MOSFET de señal pequeña tienen una protección ESD de fuente de puerta integrada hoy en día. El nivel de robustez ESD
previsto para los componentes electrónicos tiene como objetivo garantizar un manejo seguro en el montaje y la producción de
placas. Un nivel estándar de robustez es una clasificación HBM (modelo de cuerpo humano) de 2 kV para circuitos integrados y
componentes electrónicos discretos.

Los BJT discretos normalmente cumplen el objetivo de robustez de HBM de 2 kV sin problemas porque los puntos
que enfrentan una avería no se dañan si la corriente y la energía aplicada son comparativamente bajas.

Por el contrario, los RET requieren cierta atención para los eventos de ESD porque las resistencias de polisilicio
integradas tienden a ser sensibles a los impulsos de sobretensión. Este hecho no es específico de ningún fabricante de
semiconductores del mercado, pero requiere atención general.

Los daños por ESD se pueden observar con mayor frecuencia en la resistencia R1. R2 está protegido a través del diodo
emisor de base del BJT, que conduce en dirección directa o limita un evento de sobretensión entrante a un nivel no
destructivo en dirección inversa.Figura 22 muestra daños típicos del cristal relacionados con ESD en la resistencia base
R1.

Figura 22. Ejemplo de dos puntos de prueba en la curva IV en la Región I para el cálculo de la
resistencia integrada R1

En un entorno de fabricación moderno con protección ESD, los RET se pueden montar de forma segura. Si la base
está conectada a una interfaz para conexiones externas, se podría considerar una protección ESD externa adicional.

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 21 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

8. Descripción general del paquete para RET de Nexperia

Nexperia ofrece RET en varias opciones de paquetes.Tabla 14 muestra los tipos de paquetes disponibles
agrupados en tipos con y sin plomo. Se informa el tamaño del cuerpo del paquete, así como la potencia
nominal para un espacio estándar en una PCB FR4 de una sola capa.

La tabla muestra que los paquetes sin cables proporcionan un muy buen rendimiento térmico y al mismo tiempo
ahorran espacio en la placa. Un DFN1006 RET funciona tan bien como un dispositivo SOT23 mucho más grande. Con
un DFN1412-6 RET se pueden disipar hasta 480 mW con un área de paquete de 1,4 mm x 1,2 mm = 1,68 mm² en
comparación con 400 mW para un SOT457 y un área de paquete mucho mayor de 4,35 mm². El DFN1412 tiene el 40%
del tamaño de un SOT457 para el cuerpo del paquete. En un diseño es aún más importante comparar la superficie
ocupada. Para DFN1412 el área ocupada es 1,6 mm x 1,71 mm = 2,736 mm². Para SOT457, es necesario proporcionar
un área de 5,3 mm x 5,05 mm = 26,765 mm² en una placa. Por lo tanto, el ahorro de espacio es enorme para el
paquete DFN ya que el factor es cercano a 10. La razón es que los cables en sí y las plataformas de aterrizaje de un
paquete con cables requieren un espacio adicional significativo en comparación con un dispositivo sin cables donde
las plataformas de aterrizaje están casi debajo del paquete. con pequeñas áreas fuera del cuerpo del paquete.

El camino térmico desde el cristal hasta la PCB es corto y directo. Por eso R.th(j-sp)es muy pequeño para dispositivos
DFN. Los paquetes sin cables permiten un diseño más compacto combinado con una alta densidad de potencia. Esto
ayuda a los diseñadores a tener una solución adecuada para la tendencia de la industria hacia una mayor
miniaturización.

Cuadro 14. Opciones de paquetes para RET

Paquete Paquete RETIRADO Tamaño PAGnene

grupo nombre tipo (mm) (mW)

[1]
con plomo SOT23 soltero 2,9x1,3x1 250
SOT323 soltero 2 x 1,25 x 0,95 235
SOT457 doble 2,9x1,5x1 400 (250)
SOT363 doble 2 x 1,25 x 095 350 (235)
SOT666 doble 1,6 x 1,2 x 0,55 300 (200)
sin plomo DFN1006-3 soltero 1 x 0,6 x 0,48 250
(SOT883)
DFN1006B-3 soltero 1 x 0,6 x 0,37 250
(SOT883B)
DFN1010D-3 soltero 1,1 x 1 x 0,37 325
(SOT1215)
DFN1010B-6 doble 1,1 x 1 x 0,37 350 (230)
(SOT1216)
DFN1412-6 doble 1,4 x 1,2 x 0,47 480 (325)
(SOT1268-1)

[1]Para los tipos duales, el primer valor es la potencia máxima por dispositivo y el valor entre paréntesis es válido por
transistor.

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 22 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

9. Historial de revisiones

Tabla 15. Historial de revisiones

Revisión Fecha Descripción
número
1.1 20210803 Correcciones menores de formato.

1.0 20210303 AN90024 versión inicial

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 23 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

10. Información jurídica

Definiciones

Borrador—El documento es sólo una versión borrador. El contenido aún se encuentra bajo
revisión interna y sujeto a aprobación formal, lo que puede resultar en modificaciones o
adiciones. Nexperia no ofrece ninguna representación ni garantía en cuanto a la exactitud o
integridad de la información incluida en este documento y no tendrá ninguna
responsabilidad por las consecuencias del uso de dicha información.

Descargos de responsabilidad

Garantía limitada y responsabilidad—Se cree que la información contenida en este

documento es precisa y confiable. Sin embargo, Nexperia no ofrece ninguna
representación ni garantía, expresa o implícita, en cuanto a la exactitud o integridad de
dicha información y no tendrá responsabilidad por las consecuencias del uso de dicha
información. Nexperia no asume ninguna responsabilidad por el contenido de este
documento si lo proporciona una fuente de información externa a Nexperia.

En ningún caso Nexperia será responsable de ningún daño indirecto, incidental,

punitivo, especial o consecuente (incluidos, entre otros, pérdida de ganancias,
pérdida de ahorros, interrupción del negocio, costos relacionados con la eliminación
o reemplazo de cualquier producto o cargos de reelaboración), ya sea o No dichos
daños se basan en agravio (incluida negligencia), garantía, incumplimiento de
contrato o cualquier otra teoría legal.

Sin perjuicio de los daños en los que el cliente pueda incurrir por cualquier motivo,
la responsabilidad agregada y acumulativa de Nexperia hacia el cliente por los
productos descritos en este documento estará limitada de acuerdo con los
Términos y condiciones de venta comercial de Nexperia.

Derecho a realizar cambios—Nexperia se reserva el derecho de realizar cambios en la

información publicada en este documento, incluidas, entre otras, las especificaciones y
descripciones de productos, en cualquier momento y sin previo aviso. Este documento
reemplaza y reemplaza toda la información proporcionada antes de la publicación del
mismo.

Idoneidad de uso—Los productos Nexperia no están diseñados, autorizados ni

garantizados para ser adecuados para su uso en sistemas o equipos de soporte vital,
críticos para la vida o para la seguridad, ni en aplicaciones donde se pueda esperar
razonablemente que una falla o mal funcionamiento de un producto Nexperia resulte en
lesiones personales. muerte o daños graves a la propiedad o al medio ambiente. Nexperia
y sus proveedores no aceptan ninguna responsabilidad por la inclusión y/o uso de
productos Nexperia en dichos equipos o aplicaciones y, por lo tanto, dicha inclusión y/o uso
es bajo responsabilidad del cliente.

Aplicaciones—Las aplicaciones que se describen aquí para cualquiera de estos

productos tienen fines ilustrativos únicamente. Nexperia no representa ni garantiza
que dichas aplicaciones sean adecuadas para el uso especificado sin pruebas o
modificaciones adicionales.

Los clientes son responsables del diseño y operación de sus aplicaciones y

productos que utilizan productos Nexperia, y Nexperia no acepta ninguna
responsabilidad por cualquier asistencia con las aplicaciones o el diseño de
productos del cliente. Es responsabilidad exclusiva del cliente determinar si el
producto Nexperia es adecuado para las aplicaciones y productos planificados del
cliente, así como para la aplicación planificada y el uso de terceros clientes del
cliente. Los clientes deben proporcionar salvaguardias operativas y de diseño
adecuadas para minimizar los riesgos asociados con sus aplicaciones y productos.

Nexperia no acepta ninguna responsabilidad relacionada con cualquier defecto, daño,

costo o problema que se base en cualquier debilidad o defecto en las aplicaciones o
productos del cliente, o la aplicación o uso por parte de terceros clientes del cliente. El
cliente es responsable de realizar todas las pruebas necesarias para las aplicaciones y
productos del cliente que utilizan productos Nexperia para evitar un incumplimiento de
las aplicaciones y los productos o de la aplicación o el uso por parte de terceros clientes
del cliente. Nexperia no acepta ninguna responsabilidad a este respecto.

Control de exportación—Este documento, así como los artículos aquí descritos, pueden estar
sujetos a regulaciones de control de exportaciones. La exportación puede requerir una
autorización previa de las autoridades competentes.

Traducciones—Una versión no inglesa (traducida) de un documento es solo como

referencia. La versión en inglés prevalecerá en caso de cualquier discrepancia
entre la versión traducida y la en inglés.

Marcas registradas

Aviso: Todas las marcas, nombres de productos, nombres de servicios y marcas comerciales a
las que se hace referencia son propiedad de sus respectivos dueños.

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 24 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

Lista de tablas

Tabla 1. Nomenclatura RETS única.................................3

Tabla 2. Nomenclatura de RET dobles.................................3
Tabla 3. Descripción general del producto................................... ......7
Tabla 4. Datos de referencia rápida................................... ..7
Tabla 5. Fijación................................................ ................... 8
Tabla 6. Información para realizar pedidos................................................ .8

Tabla 7. Marcado................................................ ................... 8

Tabla 8. Valores límite................................................ .......... 9
Tabla 9. Características térmicas................................................ 11
Tabla 10. Características................................................ ......13
Tabla 11. Dependencia de VI(encendido) y VI(apagado) en la
configuración de resistencia R1/R2.................... ............................ 15

Tabla 12. Tolerancias de resistencias integradas en RET... 17

Tabla 13. Coeficientes de dependencia térmica de los valores de
resistencia de polisilicio en RET.................... ....... 18
Tabla 14. Opciones de paquetes para RET.................................22
Tabla 15. Historial de revisiones................................................ .....23

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 25 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

Lista de Figuras

Fig. 1. NPN RET con resistencia base R1................................ 2

Fig. 2. NPN RET con divisor de base R1 y R2................. 2
Fig. 3. Circuito BJT de control básico con un NPN-RET................ 4
Fig. 4. Circuito BJT de control básico con un NPN-RET................ 4
Fig. 5. Interruptor de carga con PNP RET en la ruta de carga y
NPN RET en la ruta de control................................................. ........ 5
Fig. 6. RET en aplicación NOR cableada................................ 5
Fig. 7. RET en aplicación NAND cableada................... 6
Fig. 8. Ejemplo de aplicación de etapa push-pull con RETs...6
Fig. 9. Curvas de reducción de potencia SOT323 (SC-70)................ 10
Fig. 10. Impedancia térmica transitoria desde la unión al ambiente
en función de la duración del pulso; valores típicos...... 12
Fig. 11. Impedancia térmica transitoria desde la unión al ambiente
en función de la duración del pulso; valores típicos...... 12
Fig. 12. Tensión de entrada RET VI versus características VCE. 14
Fig. 13. NHDTC144EU: Ganancia de corriente CC en función
de corriente del colector; valores típicos................................16
Fig. 14. NHDTC144EU: Tensión de entrada en estado encendido en función de
la corriente del colector; valores típicos........................ 16

Fig. 15. NHDTC144EU: Voltaje de entrada en estado encendido en función

de la corriente del colector; valores típicos........................ 17

Fig. 16. Resistencia normalizada sobre temperatura para RET de

Nexperia................................. ................................ 18
Fig. 17. RET con divisor de resistencia base R1 y R2............ 19
Fig. 18. Circuito equivalente para prueba de valores de divisor
de resistencia.................... .......................................... 19
Fig. 19. Circuito de prueba simplificado dependiente de la polaridad VBE..19

Fig. 20. Curva típica de VBE versus IB para un RET con

R1 = 2,2 kΩ y R2 = 47 kΩ.................................... ... 20
Fig. 21. Ejemplo de dos puntos de prueba en la curva IV en la Región
I para el cálculo de la resistencia integrada R1.... 20
Fig. 22. Ejemplo de dos puntos de prueba en la curva IV en la Región
I para el cálculo de la resistencia integrada R1.... 21

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 26 / 27

Nexperia AN90024
Transistores equipados con resistencias (RET): parámetros clave e información sobre aplicaciones

Contenido

1. Introducción............................................... ................... 2
2. Conceptos básicos de RET: topologías y nomenclatura................ 2

3. Ejemplos de aplicación................................................ .... 4

4. Parámetros de la hoja de datos.................................... .... 7
5. Características específicas de la resistencia RET................................. ...17

6. Prueba de resistencias RET................................................ 19

7. RET expuestas a eventos de ESD.................................21
8. Descripción general del paquete para RET de Nexperia.................... 22

9. Historial de revisiones................................................ ............23

10. Información legal................................................ ........24

©Nexperia BV 2021. Todos los derechos reservados

Para obtener más información, visite: http://www.nexperia.com

Para direcciones de oficinas de ventas, envíe un correo electrónico a: [email protected]
Fecha de lanzamiento: 3 de agosto de 2021

AN90024 Toda la información proporcionada en este documento está sujeta a avisos legales. ©Nexperia BV 2021. Todos los derechos reservados

nota de aplicación Rev. 1.1 - 3 de agosto de 2021 27 / 27