EPI Digital School 3ième Génie Info
AU : 2022-2023
Architecture des systèmes à microprocesseur et des microcontrôleurs
TD N° 2 : Composants de base des systèmes numériques
Nombre de pages : 4
Exercice 1 :
a. Donner le schéma bloc d’un décodeur à 2 entrées (A0 et A1), 4 sorties (Y0, Y1, Y2, et Y3) et une entrée
de validation EN.
b. Trouver la table de vérité du décodeur sachant que :
• Si EN=0, toutes les sorties doivent se mettre à 0
• Si EN=1, le décodeur fonctionne normalement
c. En utilisant 2 décodeurs comme le précédent et une porte NON, réaliser un décodeur à 3 entrées.
d. En utilisant 5 décodeurs comme le précédent, réaliser un décodeur à 4 entrées.
e. Donner les sorties des décodeurs suivants pour les entrées spécifiées :
a0 A0 Y0 a0 a A0 Y0 0 a
a A
Y0 0 aA
0 0 Y0
b1 A1 Y1 b1 b A1 Y1 1 b A
b1
Y1 1 bA1 Y1
Y2 Y2 Y2 Y2
Y3 Y3 Y3 Y3
0
val EN 1val valEN 0 EN
valval 1 EN
val
f. De même pour les décodeurs suivants (symbole IEC) :
a a a a a a
b b b b b b
1
0 1 valval
0 val
val val val 0 1
0
1 1
1 1 1
1 0 0
1 0 1
2 Décodeurs 2/4 Décodeur 3/8 Décodeur 3/8
g. Donner les sorties des codeurs de priorité suivants pour les entrées spécifiées :
0
0 0
0 0 0
Exercice 2 :
a. Donner les sorties du Multiplexeur suivant pour les entrées spécifiées :
0
1
0
1
1
1
1
0
0
1
ALS157 contenant 4 MUX 2 vers 1
b. Pour le circuit ci-contre, donner la table de vérité de F1 et F2 en
fonction de A, B, et C :
Indication : le circuit ALS153 contient 2 MUX 4 vers 1
A. Ben Abdelali et S. Lahouar Page 1/4
c. En se basant sur la table d’opération, donner les sorties des circuits décaleurs suivants :
0 1 0 1 0 1 0 1
1 1
0 1
d. De même pour les décaleurs à barillet suivants :
0 1 0 1 0 1 0 1
1 4-bit barrel shifter 1 4-bit barrel shifter
0 1
Exercice 3 :
Le circuit de la figure ci-contre est un additionneur à 4 bits qui possède en plus aa01
des entrées A=(a3a2a1a0)2 et B=(b3b2b1b0)2, une entrée pour la retenue entrante a2 s0
a3 s1
(Cin) et une sortie pour la retenue sortante (Cout) Cin s2
a. En utilisant ce circuit, donner le schéma bloc d’un additionneur qui permet b0 s3
b1 Cout
d’additionner 2 nombres de 4 bits, puis 2 nombres de 8 bits (A+B) b2
b. En utilisant ce circuit et quelques portes NON, donner le schéma bloc d’un b3
circuit qui permet de calculer la différence entre 2 nombres de 4 bits (A-B)
c. En utilisant ce circuit et quelques portes XOR, donner le schéma bloc du circuit qui permet de
calculer la somme ou la différence de deux nombres A et B selon une entrée OP (OP=0 : Addition,
OP=1 : Soustraction)
d. Donner les sorties du circuit Additionneur/Soustracteur suivant pour les entrées spécifiées :
1011 1101 1011 1001
0 1
Exercice 4 :
1. En utilisant le schéma de l’UAL, donner le chronogramme de S0 et R pour A, B, et Sel données :
Sel
So
2. On utilise une représentation en C2 sur 4 bits pour l’UAL suivante :
A. Ben Abdelali et S. Lahouar Page 2/4
a. Est-il possible de réaliser l’opération 5 – 9 par cette UAL ? Justifiez votre réponse.
b. Est-il possible de réaliser l’opération 5 x 4 par cette UAL ? Justifiez votre réponse.
c. Pour les valeurs suivantes des entrées A, B, C, Sel0, et Sel1 donnez les valeurs des sorties R et
So sur le chronogramme. Pour chaque cas, Indiquez s’il y a un débordement ou non :
So
R
Exercice 5 :
1. Une ALU à 4 bits possède 2 entrées de données A et B, une entrée de sélection de mode M (M=0
opérations logiques ; M=1 opérations arithmétiques), 2 entrées de sélection d’opération S1
et S0, une sortie F et une sortie de retenue C. Selon les entrées S1 et S0, l’ALU réalise les fonctions
suivantes entre A et B (selon la valeur de M) : S1S0=00 : Somme ou XOR ; S1S0=01 : Différence A-B
ou AND ; S1S0=10 : Incrémenter A ou OR ; S1S0=11 : Décrémenter A ou NAND.
Déterminer les sorties F et C pour les entrées suivantes :
• A=1010, B=0011, M=1, S1S0=00 • A=0111, B=0101, M=0, S1S0=01
• A=1010, B=0011, M=0, S1S0=00 • A=1011, B=0011, M=1, S1S0=10
• A=1010, B=0011, M=0, S1S0=11 • A=1000, B=1011, M=1, S1S0=11
2. L’ALU de la figure ci-après comporte 3 entrées de données A, B et Ci, 3 entrées de sélection (ou de
contrôle) : S0, S1 et M et 2 sorties F et Ci+1 (retenu de l’addition). Selon les valeurs des entrées de
sélection l’une des fonctions suivantes est réalisée : (A OR B), (A AND B), (A ̅ ), (AB), A (identité),
̅), (A – B = A + B
(A + 1), (A + B ̅ + 1), (A + B + 1), (2A+1), (A + B), (2A). Compléter le tableau suivant :
Ci
A M S1 S0 Ci FUNCTION A B F Ci+1
"0" 0
B 0 0 0 0 A 1 0 1 0
1 + Ci+1
0 0 0 1 A+1 1 0 0 1
2
0 0 1 0 0 0
3
0 0 1 1 0 1
0
0 1 0 0 1 1
F
0 1 0 1 1 0
1
0 1 1 0 0 1
0 1 1 1 1 1
M
M S1 S0 C0
Ci FUNCTION A B F Ci+1
1 0 0 X 0 1 X
1 0 1 X 1 1 X
S0 Décodeur
1 1 0 X 1 0 X
2/4
S1 1 1 1 X 1 0 X
Exercice 6 :
1. Complétez le chronogramme relatif au registre à mémoire suivant :
A. Ben Abdelali et S. Lahouar Page 3/4
2. De même pour le registre à décalage programmable suivant sachant qu’initialement il contient la
valeur 10012 et que l’entrée série est fixée à 0 :
clk
3. Complétez le chronogramme relatif au compteur programmable suivant sachant que
E2E1E0=(101)2 :
H
E2 E1 E0
LOAD
Q2 Q1 Q0
Exercice 7 :
La figure ci-dessous représente un fichier de 4 registres de 4 bits chacun. Compléter le tableau suivant
(par 0, 1 ou Z) selon les entrées A1A0, WR, et CE (on note que X1, X2, X3, et X4 sont les sorties des
cellules comme indiqué sur la figure) :
Contenu de la case : valeur 0
WR CE A1A0 D0 D1 D2 D3 X1 X2 X3 X4
0 1 10
0 1 11
0 0 01
A. Ben Abdelali et S. Lahouar Page 4/4
