Scribd
Importer
133 vues2 pages

SM2 TD2 2019 2020

Un générateur de parité est une fonction qui retourne 1 si le nombre de bits à 1 est impair et 0 sinon. Définir cette fonction pour un mot de 4 bits. 1. Ecrire la table de vérité correspondante. 2. Donner un circuit logique implémentant cette fonction. 3. Utiliser un multiplexeur 16 x 4 pour réaliser cette fonction. 4. Utiliser un multiplexeur 8 x 3 pour réaliser cette fonction.

Transféré par

anfal larguet
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd
133 vues2 pages

SM2 TD2 2019 2020

Un générateur de parité est une fonction qui retourne 1 si le nombre de bits à 1 est impair et 0 sinon. Définir cette fonction pour un mot de 4 bits. 1. Ecrire la table de vérité correspondante. 2. Donner un circuit logique implémentant cette fonction. 3. Utiliser un multiplexeur 16 x 4 pour réaliser cette fonction. 4. Utiliser un multiplexeur 8 x 3 pour réaliser cette fonction.

Transféré par

anfal larguet
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd
Vous êtes sur la page 1/ 2

Université de Tébessa Année 2019/2020

Faculté des S.E.S.N.V.


Département MI
Niveau: 1ère LMD MI

TD 2 : Structure Machine 2
Les circuits combinatoires

Exercice 1 : a b c Y
0 0 0 0
1. Créer un circuit pour mettre en œuvre la fonction logique
0 0 1 1
spécifiée au tableau suivant en utilisant un multiplexeur à 8
0 1 0 0
entrées.
0 1 1 1
2. Refaire la question précédente mais avec un multiplexeur 4→1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0

Exercice 2:
Avec cet multiplexeur 1 parmi 4, combien vaut la sortie S en fonction des
variables X2, X1, X0, les deux dernières correspondant aux fils de sélection ?
Puis simplifier cette équation grâce à un tableau de Karnaugh.

Exercice 3:

Soit le schéma suivant

1. Donnez la table de vérité de la fonction F (A,B,C,D).


2. Donnez l’ équation simplifiée de F

Exercice 4: Parité d'un mot


Un générateur de parité est une fonction qui retourne 1 si le nombre de bits à 1 est impair et 0 sinon.
Définir cette fonction pour un mot de 4 bits.
1. Ecrire la table de vérité correspondante.
2. Donner un circuit logique implémentant cette fonction.
3. Utiliser un multiplexeur 16 x 4 pour réaliser cette fonction.
4. Utiliser un multiplexeur 8 x 3 pour réaliser cette fonction.

Exercice 5 :
Soit le schéma ci-contre :
1. Donnez l’équation de S en fonction de A, B, C, D, et E
2. Tracer le logigramme correspondant
Exercice 6: Binaire → Gray
Développez un transcodeur muni de 3 variables d’entrée (A,B,C) représentant le nombre N dans le code
binaire naturel(ou pur), et qui donne en sortie (X,Y,Z) représentant le même nombre dans le code Gray .
1. Ecrire la table de vérité correspondante.
2. A l’aide du tableau de Karnaugh, trouver les équations des sorties : X , Y et Z.
3. Dessiner le logigramme avec uniquement des portes “XOR” à deux entrées.
4. En déduire le logigramme si le code d’entrée est sur 4 bits.

Exercice 7 : Comparateur
On veut réaliser un circuit capable de comparer 2 nombres binaires de 3 bits notés A=(A2A1A0) et
B=(B2B1B0) que l’on appelle communément « comparateur 3 bits ».
Pour cela, on demande de:
1. Etablir une table de vérité puis réaliser le logigramme du
comparateur de deux nombres à 1 bits Ai et Bi.
 Si=1 si ai>bi, 0 sinon
 Ei=1 si ai=bi, 0 sinon
 Ii=1 si ai<bi, 0 sinon
2. Etablir le schéma d’un comparateur de deux nombres de 2 bits en utilisant 2 comparateurs à 1 bits .
3. Refaire le travail précédent pour 2 nombres de 3 bits.

Exercice 8: Incrémenteur
Une (grande) partie des additions effectuées par un ordinateur consistent simplement à ajouter 1
à une autre valeur x (on "incrémente" la valeur x).
 Réaliser un incrémenteur 4 bits avec retenue de sortie.

Exercice 9 : Soustracteur
1. Réaliser un demi-soustracteur (1 bit A avec 1 bit B sans retenue d’entrée) :
– Ecrire la table de vérité.
– Donner les équations de sortie (R et S) .
– Etablir le schéma logique
2. A partir du demi-soustracteur qui vient d’être réalisé, concevoir un soustracteur complet
(un bit A avec un bit B avec une retenue d’entrée).
3. Donner le schéma d’un soustracteur quatre bits par quatre bits.

Vous aimerez peut-être aussi