IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Coordenação de Eletrônica
Coordenação de Eng. de Controle e Automação
LAUT – Laboratório de Automação
Programação de Controladores Lógico Programáveis (CLP)

Programação CLP

Apostila 5 - TEMPORIZADORES V4 atualizado em 11/04/2024 32 páginas

Bibliografia

[1] SILVEIRA E SANTOS, Automação e Controle Discreto, 3.12 Temporizador, pag. 106
[2] Eletrônica 6, Centro Paula Souza, disponível na internet em 25/11/2020
http://www.etecgv.com.br/quemsomos-colecao_digital.php
https://www.passeidireto.com/arquivo/32424415/eletronica-vol-6-centro-paula-souza

[3] El S7-200 en una hora, Edición 07/1999, Número de referência: 6ZB5310-0EG04-0BA2, Copyright © Siemens AG 1999
El S7-200 en dos horas, Número de referencia: 6ZB5310-0FG04-0BA2, Copyright © Siemens AG 2000.
https://s8e034de22b40c2e9.jimcontent.com/download/version/1426089596/module/5576434364/name/S7-200_en_una_hora.pdf
acesso em 01/05/2022

[4] Automação de Processos Industriais MÓDULO 3, WEG EQUIPAMENTOS ELÉTRICOS S/A CENTRO DE
TREINAMENTO DE CLIENTES, tr_CTC-240_P7 , 88 páginas, Disponível na internet em 09/11/2020.
https://www.scribd.com/document/106448480/Automacao-de-Processos-Industriais-WEG

[5] Marcelo Rodrigues, Apostila de Acionamentos e Comandos Industriais, IFPA Belém.

[6] LogixPro-500 PLC Simulator 1.87, ensina os fundamentos da programação em lógica ladder do RSLogix
500 da Allen-Bradley (Rockwell), TheLearningPit.com https://canadu.com// acesso em 05/09/2024.

[7] Francesco Prudente, Automação Industrial PLC: Teoria e Aplicações Curso Básico, LTC, 2007

LOGO!Soft Confort Demo version 8.2

-----------------------------------------------
1. Temporizador Retardo ao Ligar (TON)
Este é o temporizador básico usado em automação, os CLPs mais simples (ou obsoletos) possuem pelo menos a função
deste temporizador em seu software básico. Com ele é possível escrever um programa capaz de realizar os mais diversos
tipos de temporização, este é o principal objetivo desta apostila.
+24V

LIGA T1

L 1
T1 3

0V

Figura: Diagrama de tempo do temporizador Retardo ao ligar (TON), com 3s.

Programa Ladder escrito no CLP Logixpro [6]

Figura: Programa Logix do temporizador Retardo ao Ligar (TON), com 2s.

IFPA Belém, CLP Apostila 5 – Temporizadores v4 1

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Programa escrito no CLP S7-200 Siemens

| T33 Base de tempo do temporizador T33 é de 10ms
| I0.0 +-------+ (300 x 10ms = 3 segundos)
1+---| |-------------+ TON |
| | |
| 300 -+ 10ms|
| +-------+
|
| T33 Q0.0
2+---| |----------( )
|
Figura: Programa S7-200 do temporizador Retardo ao Ligar (TON), com 3s.

Programa simulado no FludSIM em FBD

+24V 1 2
I0 Q0
Botão
3
S1
I1 Q1
A
I2 Q2
24V I0 I1 I2 I3 I4 I5 I6 I7

I3 Q3

60%

60%
I4 Q4

0V Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 I5 Q5
4 2

I6 Q6
Y1
Y1 5 3
0V I7 Q7 1

Component Description Designation 0 2 4 6 8 10 12 14

100
80
Double acting cy linder 60
A
40
20
mm
1

Pushbutton (make)
S1

5/n Way Valv e

1.1 O atraso de conexão (Retardo ao ligar) [3] pág. 36

É necessário um atraso de conexão sem memória de 1 s. O S7-200 (CPU 221) possui 256 temporizadores,
designados de T0 a T255. Neste exemplo, o T34 é usado.

Para que ele comece, o tempo deve ser iniciado.

Em nosso exemplo, isso foi feito com a entrada de habilitação “IN” em I0.3.

A temporização de 1 s é ajustada escrevendo o valor 100 para o parâmetro de tempo PT. Este valor resulta
do valor PT (aqui 100) e da base de tempo. (T34 tem uma base de tempo de 10 ms, 100 x 10 ms = 1 s).

IFPA Belém, CLP Apostila 5 – Temporizadores v4 2

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

A CPU 212 oferece tempos de base de tempo de 1 ms, 10 ms e 100 ms. Não se deve usar Temporizadores
com endereços repetidos.
Base de tempo Txx
1 ms T32
10 ms T33 a T36
100 ms T37 a T63

Cada temporizador no S7-200 possui um bit de status (temporizador decorrido/não decorrido).

Este bit é chamado de bit de tempo. Para o T34 é chamado também de T34.
Ou seja, a entrada I0.3 deve ter o valor “1” por 1 s antes que o bit de tempo T34 esteja em "1". Se o sinal de
habilitação “IN” for cancelado e o tempo de espera ainda não tiver decorrido, a temporização é redefinida para
“0” e o bit de tempo não é ativado (veja o diagrama abaixo). O bit de tempo pode ser usado como um operando
normal

Diagrama para um tempo de 50 ms

1.2 Manual do S7-200

Item 10.5 Timer, Counter, High-Speed Counter, High-Speed Output, Clock, and Pulse Instructions

On-Delay Timer, Retentive On-Delay Timer

As instruções temporizador On-Delay e o temporizador retentivo On-Delay Retentivo,
atingem o valor máximo quando habilitadas. Quando o valor atual (Txxx) é >= ao tempo
predefinido (PT), o bit do temporizador liga.
O temporizador On-Delay é zerado quando desabilitado, enquanto o temporizador
Retentivo On-Delay para de cronometrar quando desabilitado. Ambos os cronômetros
param quando atingem o valor máximo.
Operandos: Txxx: TON TONR
1 ms T32, T96 T0, T64
10 ms T33 a T36 T1 a T4
T97 a T100 T65 a T68
100 ms T37 a T63 T5 a T31
T101 a T255 T69 a T95

PT: VW, T, C, IW, QW, MW, SMW, AC, AIW, Constant, *VD, *AC, SW
Os temporizadores TON e TONR estão disponíveis em três resoluções. A resolução é
determinada pelo número do temporizador e é mostrado na Tabela 10-3. Cada contagem
do valor atual é um múltiplo do base de tempo. Por exemplo, uma contagem de 50 em
um cronômetro de 10 milissegundos (ms) representa 500 ms.
Table 10-3 Numero de temporizadores e resolução

IFPA Belém, CLP Apostila 5 – Temporizadores v4 3

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Temporizadores S7-200
Timer resolução Valor máximo CPU212 CPU 224XP
Segundos (minutos)
1 ms 32,767 s (0,546 min) T32 T32, T96
TON 10 ms 327,67 s (5,46 min) T33 a T36 T33 a T36, T97 a T100
100 ms 3.276,7 s (54,6 min) T37 a T63 T37 a T63, T101 a T255
1 ms 32,767 s (0,546 min) T32, T96
TOF 10 ms 327,67 s (5,46 min) T33 a T36, T97 a T100
100 ms 3.276,7 s (54,6 min) T37 a T63, T101 a T255
1 ms 32,767 s (0,546 min) T0 T0, T64
TONR 10 ms 327,67 s (5,46 min) T1 a T4 T1 a T4, T65 a T68
100 ms 3.276,7 s (54,6 min) T5 a T31 T5 a T31, T69 a T95
...

1.3 Manual do Logo!

Item 4.4.1 Retardamento de ligação (linguagem FBD Diagrama de Blocos Lógicos do CLP Logo!)
Breve descrição
No Retardamento de ligação, a saída só será interligada após um tempo passível de parametrização.

Parâmetro T
Observe as indicações de valor para o parâmetro T no capítulo 4.3.2.
A indicação de tempo para o parâmetro T também pode ser um valor actual de um outra função já programada.
Pode utilizar os valores atuais das seguintes funções:
_ Comparador analógico (valor atual Ax – Ay, ver capítulo 4.4.18)
_ Interruptor de valor limiar analógico (valor atual Ax, ver capítulo 4.4.16)
_ Amplificador analógico (valor atual Ax, ver capítulo 4.4.20) e
_ contador (valor atual Cnt, ver capítulo 4.4.13).
Selecione a função desejada através do número de bloco.
A base temporal é ajustável. Observe a seguinte disposição:
Margem de validade da base temporal, quando T = Parâmetro

Representação no modo de operação Programação (exemplo):

Margens de validade da base temporal, quando T = valor atual de uma função já programada

IFPA Belém, CLP Apostila 5 – Temporizadores v4 4

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Representação no modo de operação Programação (exemplo):

...
1.4 Manual do Logixpro
Basic Instructions 2-9 Timer On-Delay (TON) – Logixpro [6]
Use a instrução TON para ligar ou desligar uma saída após o temporizador ter sido ligado por um intervalo de tempo
predefinido. A instrução TON começa a contar os intervalos da base de tempo quando as condições da linha se tornam
verdadeiras. Enquanto as condições da linha permanecerem verdadeiras, o cronômetro ajusta seu valor acumulado (ACC)
a cada avaliação até atingir o valor predefinido (PRE). O valor acumulado é redefinido quando as condições da linha
tornam-se falsas, independentemente de o temporizador ter atingido o tempo limite.

Using Status Bits

This Bit Is Set When And Remains Set Until
One of the Following
Timer Done Bit DN (bit 13) valor acumulado é igual ou rung conditions go false
maior que o valor predefinido
Timer Timing Bit TT (bit 14) as condições da linha são rung conditions go false or when
verdadeiras e o valor acumulado the done bit is set
é menor que o valor predefinido
Timer Enable Bit EN (bit 15) as condições da linha são rung conditions go false
verdadeiras
Quando o processador muda do modo REM Run ou REM Test para o modo REM Program ou a energia do usuário é
perdida enquanto a instrução está cronometrando, mas não atingiu seu valor predefinido, ocorre o seguinte:
• O bit Timer Enable (EN) permanece definido.
IFPA Belém, CLP Apostila 5 – Temporizadores v4 5
IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

• O bit TimTimer Timing (TT) permanece definido.

• O valor acumulado (ACC) permanece o mesmo.
Ao retornar ao modo REM Run ou REM Test, pode acontecer o seguinte:
Condition Result
If the rung is true: EN bit remains set.
TT bit remains set.
ACC value is reset.
If the rung is false: EN bit is reset.
TT bit is reset.
ACC value is reset.

2. Temporizador retentivo. [s7200_system_manual_en-US224xp.pdf]

Em um TON, o valor atual de contagem é apagado quando a entrada de habilitação é desligada. Em um TONR, o valor
atual de contagem do temporizador é mantido quando a entrada é desligada, voltando a contar o tempo quando a entrada
é religada. Você pode usar o temporizador TONR para acumular o tempo quando a entrada é ligada e desligada. Use o
Instrução de reset (R) para limpar o valor atual do TONR.
Ambos os temporizadores TON e TONR continuam contando depois que a predefinição é alcançada, e eles só irão parar
de contar no valor máximo de 32.767.
Você pode redefinir um TONR apenas usando a instrução Reset (R). Você também pode usar a instrução Reset para
redefinir qualquer TON ou TOF. A instrução Reset realiza as seguintes operações:
- Bit do temporizador = desligado
- Tempo corrente do temporizador = 0
Após uma reinicialização, os temporizadores TOF exigem que a entrada de habilitação faça a transição de ligado para
desligado para que o temporizador reinicie.

Network 1
//Temporizador de 10 ms TONR T1 com tempo total de
//PT = (100 x 10 ms = 1s)
LD I0.0
TONR T1, +100

Network 2
//O bit T1 é controlado pelo temporizador T1.
//Liga Q0.0 depois que o temporizador acumula o total
//de 1 segundo
LD T1
= Q0.0

Network 3
//O temporizador TONR deve ser resetado por uma
// instrução de reset com o endereço T.
//Reseta T1 (valor corrente e o bit) quando I0.1 é alto.
LD I0.1
R T1,1
Diagrama de tempo

IFPA Belém, CLP Apostila 5 – Temporizadores v4 6

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

3. Temporizador de Retardo no Desligamento (TOF)

Formas de implementar diversos tipos de temporizadores, quando se dispõe apenas do temporizado ao ligar
(TON). [1] SILVEIRA E SANTOS, Automação e Controle Discreto, 3.12 Temporizador, pag. 106
+24V

LIGA T1

L 1
T1 3

0V

Figura : Diagrama de tempo do temporizador Retardo ao desligar (TOF).

Programa Ladder escrito no CLP Logixpro [6]

Figura : Programa LOGIX implementando um TOF com um TON.

Programa Ladder escrito no CLP S7-200 cpu 212. Observe que neste modelo, não tem o bloco de retardo ao desligar.
|
| I0.0 Q0.0 Circuito de auto retenção para manter a saída ligada, após
1+---| |-----------+------( )
| | o desligamento da entrada
| Q0.0 T37 |
|---| |----|/|----+
|

T37
| I0.0 Q0.0 +-------+ Base de tempo do temporizador T37 é de 100ms
2+---|/|----| |----+ TON |
| | |
| 30 -+ 100ms|
| +-------+
|

Figura: Programa S7-200 cpu 212, implementando um TOF com um TON, com 3s.

|
| I0.0 T37 Q0.0 Circuito de auto retenção (selo) da saída Q0.0, sendo que a
1+---| |--+--|/|---------( )
| | entrada I0.0 liga e o contato NF da saída do temporizador
| Q0.0 | T37 desliga a saída.
|---| |--+
| Base de tempo do temporizador T37 é de 100ms. O
temporizador inicia a contagem quando a saída está ligada
T37 e a entrada é desligada
| I0.0 Q0.0 +-------+
2+---|/|----| |----+ TON |
| | | (Apostila “El S7-200 em dos hora”)
| 30 -+ 100ms|
| +-------+
|

Figura: Programa S7-200 cpu 212, implementando um TOF com um TON, com 3s.

IFPA Belém, CLP Apostila 5 – Temporizadores v4 7

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

| I0.0 Q0.0 A entrada I0.0 liga a saída no momento que é pressionada.

1+---| |-------------(S)
| 1
T37 O temporizador inicia a contagem quando a saída está
| I0.0 Q0.0 +-------+ ligada e a entrada é desligada. Base de tempo do
2+---|/|----| |----+ TON |
| | | temporizador T37 é de 100ms
| 30 -+ 100ms|
+-------+
O temporizador T37 desliga a saída.
| T37 Q0.0
3+---| |-------------(R)
| 1
Figura: Programa S7-200 cpu 212, implementando um TOFF com um TON, com 3s, usando Bobina Liga e Bobina Desliga, como variante do
circuito de auto retenção (selo).

No CLP S7-200 cpu 224XP (no LACOPI), já tem o retardo ao desligar, não sendo necessário o circuito de Auto retenção.
Desta forma o circuito fica:
T37
| I0.0 +-------+ Temporizador TOF. Base de tempo do temporizador T37 é
1+---| |-------+ TOF |
| | | de 100ms
| 30 -+ 100ms|
+-------+

|
| T37 Q0.0
2+---| |----------( ) Saída do temporizador
|

Figura: Programa S7-200 cpu 224XP, implementando um TOF (sem necessidade de um TON), com 3s.

Temporizador TOF no Logo!, com simulação no FlidSIM

+24V 1 2 3

Botão Reset
S1

24V I0 I1 I2 I3 I4 I5 I6 I7

0V Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7

Y1
0V

Neste caso a entrada de Reset é útil caso o tempo ao desligar seja muito alto, e necessitamos desligar imediatamente.
Component Description Designation 0 2 4 6 8 10
100
80
Double acting cy linder 60
A
40
20
mm
1

Pushbutton (make)
S1

5/n Way Valv e

Por que deve ter uma entrada Reset?

IFPA Belém, CLP Apostila 5 – Temporizadores v4 8

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

4. Temporizador de Retardo na Energização e no Desligamento

Figura : Diagrama de tempo TON e TOFF

Programa Ladder escrito no CLP Logixpro [6]

Figura : Programa LOGIX implementando um TON/TOFF com dois TON.

Programa escrito no S7-200 cpu 212

T37 Temporizador do retardo ao ligar
| I0.0 +-------+
1+---| |-------------+ TON | Base de tempo do temporizador T37 é de
| | | 100ms
| 30 + 100ms|
| +-------+

| T37 Q0.0 Contacto de selo (auto retenção) para

2+----------| |----+------( )
| | memorizar a saída, T37 liga e T34 desliga.
| Q0.0 T38 |
|---| |----|/|----+
|

T38
| I0.0 Q0.0 +-------+ Temporizador do retardo ao desligar
3+---|/|-----| |-----+ TON |
| | | Base de tempo do temporizador T38 é de
| 50 -+ 100ms| 100ms
+-------+

Figura: Programa S7-200 implementando um TON/TOFF com dois TON, com 3s para ligas e 5s para desligar.

IFPA Belém, CLP Apostila 5 – Temporizadores v4 9

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Questão: No S7-200 cpu 224XP, temos disponível o temporizador TOF, faça este temporizador (retardo ao ligar e ao
desligar) usando um TON e um TOF

Programa escrito no S7-200 cpu 224XP

T37 Temporizador do retardo ao ligar TON
| I0.0 +-------+
1+---| |-------------+ TON | Base de tempo do temporizador T37 é de
| | | 100ms
| 30 + 100ms|
+-------+

T38 Temporizador do retardo ao desligar TOF

| T37 +-------+
3+---| |-------------+ TOF | Base de tempo do temporizador T38 é de
| | | 100ms
| 50 -+ 100ms|
+-------+
|
| T38 Q0.0 T38 aciona a saída
2+---| |----------( )
|

Figura: Programa S7-200 implementando um TON/TOFF com um TON, e um TOF, com 3s para ligas e 5s para desligar.

Questão: Escreva o programa de retardo ao ligar e desligar, sem usar TOF, usando as bobinas SET e RESET como
alternativa ao circuito de auto retenção (selo).

Este circuito de retardo ao ligar e ao desligar, pode ser usado para eliminar o efeito “Debounce”

Figura: Programa FBD implementando um TON/TOFF com dois temporizados TON

I0 Q0

Component Description Designation 0 2 4 6 8 10 12 14 I1 Q1

100
80 On delay time=3s
I2 Q2
Double acting cy linder 60 Off delay time=6s
A
40
20 I3 Q3
mm
1
I4 Q4
Pushbutton (make)
S1

I5 Q5

a
I6 Q6
5/n Way Valv e

I7 Q7
0

IFPA Belém, CLP Apostila 5 – Temporizadores v4 10

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

5. Temporizador de tempo Definido “t” (ao ligar, na borda de subida do pulso) [1]

Figura : Diagrama de tempo de um temporizador com tempo definido

Programa Ladder escrito no CLP Logixpro [6]

Figura : Programa LOGIX implementando um Temporizador com tempo definido de 2s.

Programa no S7-200
| T37
| I0.0 +-------+ Temporizador da saída, I0.0 liga e Q0.0
1+---| |----+--------+ TON |
| | | | mantém a entrada do temporizador ligada até
| Q0.0 | 30 -+ 100ms| que o tempo seja atingido, Base de tempo do
|---| |----+ +-------+
| temporizador T37 é de 100ms

| I0.0 T37 Q0.0

2+---| |---+---|/|--------( ) Contato de selo para memorizar a saída, I0.0
| |
| Q0.0 | liga e T33 desliga
|---| |---+
|

Figura: Programa S7-200 implementando um Temporizador com tempo definido, com 3s.

Escreva o programa do Temporizador de tempo Definido, usando bobina SET e bobina RESET no lugar do contato
de selo.

Usando LOGO!Soft Confort Demo version 8.2

I0
RS Q0

>1
I1
- Q1
3
I2
Q2

I3
Q3

I4
Q4

I5
Q5

I6
Q6

I7
Q7

IFPA Belém, CLP Apostila 5 – Temporizadores v4 11

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Component Description Designation 0 2 4 6 8 10 12 14

100
80
Double acting cy linder 60
A
40
20
mm
1

Pushbutton (make)
S1

5/n Way Valv e

6. Temporizador por tempo definido “t” após o Desligamento

(na borda de descida do pulso)

Figura : Diagrama de tempo de um temporizador de tempo após o desligamento

Programa Ladder escrito no CLP Logixpro [6]

Figura : Programa LOGIX implementando um Temporizador de tempo definido após o desligamento.

Programa no S7-200
|
|
| I0.0 M0.0
1+---| |---------+--------( )
| |
| M0.0 T37 |
|---| |---|/|---+
|

| T37
| M0.0 I0.0 +-------+
2+---| |---|/|---+------+ TON |
| | | |
| | 30 -+ 100ms|
| +-------+
|
| Q0.0
+---( )

Figura: Programa S7-200 implementando um Temporizador de tempo após o desligamento, com 3s.

IFPA Belém, CLP Apostila 5 – Temporizadores v4 12

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Se durante o período de temporização a entrada for novamente acionada inicia um novo período de temporização. No
circuito seguinte isto é evitado.
No Ladder siga a sequência das linhas, conforme esquema elétrico (4 linhas).

Convertendo o circuito elétrico para Ladder

Programa no S7-200
| I0.0 M0.2 T37 M0.1 O circuito possui uma entrada (i0.0) e uma
1+---|/|---| |---+---|/|-----( )
| | saída (Q0.0)
| M0.1 |
|---| |---------+
|
| I0.0 M0.1 M0.2
2+---| |------|/|--------( )
|
T37
| M0.1 +-------+
3+---| |-------------+ TON |
| | | |
| Q0.0 | 30 -+ 100ms|
|---| |----+ +-------+
|
| M0.1 Q0.0
4+---| |-----------( )
|

Figura: Programa S7-200 implementando um Temporizador com tempo definido, com 3s.

Component Description Designation 0 2 4 6 8 10 12 14

100
80
Double acting cy linder 60
A
40
20
mm
1

Pushbutton (make)
S1

5/n Way Valv e

IFPA Belém, CLP Apostila 5 – Temporizadores v4 13

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Component Description Designation 0 1 2 3 4 5 6 7 8 9 10

100
80
Double acting cy linder 60
A
40
20
mm
1

Pushbutton (make)
S1

5/n Way Valv e

Component Description Designation 0 2 4 6 8 10 12 14

100
80
Double acting cy linder 60
A
40
20
mm
1

Pushbutton (make)
S1

5/n Way Valv e

IFPA Belém, CLP Apostila 5 – Temporizadores v4 14

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

7. Temporizador Limitado no Tempo

Figura : Diagrama de tempo de um temporizador limitado no tempo

Programa Ladder escrito no CLP Logixpro [6]

Figura : Programa LOGIX implementando um Temporizador Limitado no tempo.

Programa no S7-200
| T37
| I0.0 +-------+ Base de tempo do temporizador T37 é de
1+---| |-------------+ TON |
| | | 100ms
| 30 -+ 100ms|
+-------+
|
|
| I0.0 T37 Q0.0
2+---| |-------|/|--------( )
|

Figura: Programa S7-200 implementando um Temporizador Limitado no tempo, com 3s.

Component Description Designation 0 2 4 6 8 10

100
80
Double acting cy linder 60
A
40
20
mm
1

Pushbutton (make)
S1

5/n Way Valv e

??????

IFPA Belém, CLP Apostila 5 – Temporizadores v4 15

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

8. Temporizações sequenciais

8.1 Pisca-pisca Oscilador Astável

Este circuito é um pisca-pisca usando 2 relés temporizados com retardo ao ligar (TON), sendo a saída na
lâmpada L1 com tempo desligado de 1 s ajustado em T1, e tempo ligado de 2s ajustado em T2.
A saída na lâmpada L1 é ativada pelo contato NA de T1, também pode ser ligada em paralelo com a bobina
de T2.

Figura : Diagrama de tempo de um oscilador astável.

Programa Ladder escrito no CLP Logixpro [6]

Figura : Programa LOGIX implementando um Oscilador Astável.

| T38 Tempo desligado. Base de tempo do

| T37 +-------+
1+---|/|----------------+ TON | temporizador T38 é de 100ms (3 segundos)
| | |
| 30 -+ 100ms|
+-------+
| T37
| T38 +-------+
2+---| |----------------+ TON | Tempo ligado Base de tempo do temporizador
| | | T37 é de 100ms, (5 segundos)
| 50 -+ 100ms|
+-------+
| T38 Q0.0
3+---| |------( ) Saída em Q0.0
|

Figura: Programa S7-200 implementando um Oscilador Astável, com 3s desligado e 5s ligado.

IFPA Belém, CLP Apostila 5 – Temporizadores v4 16

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

+24V

LIGA

T2 T1 T1

L T1 L T2
L 1
T1 5 T2 2

0V

C:\Program Files (x86)\Festo Fluidsim\ct\Ladder\piscapisca Ladder.ct

IFPA Belém, CLP Apostila 5 – Temporizadores v4 17

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores
+24V

T2 T1 T1

L T1 L T2
L 1
T1 1 T2 2

0V

Component Description Designation 0 1 2 3 4 5 6 7

1

Indicator light LT1

Indicator light LT2

Indicator light L1

+24V

T1
T2

Q0 Q1 T2
T1

Q0
T1

Q1
0V T1

IFPA Belém, CLP Apostila 5 – Temporizadores v4 18

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

8.2 Pisca pisca PWM, com relação entre o tempo ligado e desligado ajustável
Exemplo de programa usando temporizador e comparador
Ladder, (LD, Ladder diagram) IL, Instruction list comentários
(KOP, Kontaktplan) (AWL Anweisungsliste) *

| T33 LDN M0.0 Temporizador T33 com base de tempo 10ms

| M0.0 +-------+ TON T33,+100
1+---|/|-------+ TON | (100x10ms=1 segundo)
| | |
| 100 -+ 10ms| Instrução de comparação, compara a contagem de T33
+-------+ com a constante 40, se estiver menor a saída Q0.0
| LDW>= T33,+40
| T33 Q0.0 = Q0.0 permanece desligada, quando for maior ou igual, a saída
2+---|>=I|--------( ) é ligada
| 40
|
O pulso negativo em T33 é muito rápido para ser verificado
| T33 M0.0 LD T33 no monitor com o Status View. Este pulso reseta o
3+---| |------( ) = M0.0
| temporizador com um período de 1s.

Figura: Programa S7-200 implementando um Oscilador Astável, com 0,4s desligado e 0,6s ligado. * Obsoleta

Figura: Diagrama de tempo de um Oscilador Astável, com 0,4s desligado e 0,6s ligado.
Ref: S7-200 Programmable Controller System Manual Pag. 11 6ES7298-8FA24-8BH0

8.3 Potenciômetro Analógico CPU 212 (Manual S7-200 n. de referência 6ES7 212-1BA01-0XB0)
A cpu s7-200 cpu212 possui um potenciômetro analógico que permite incrementar ou decrementar valores armazenados
no Byte da memória especial SMB28. O programa pode utilizar este Byte de somente leitura para diversas funções, por
exemplo, atualizar o valor de um temporizador ou de um contador, para introduzir ou modificar os valores
predeterminados ou para ajustar limites. O potenciômetro tem uma faixa de valores nominal compreendida entre 0 e
255, sendo uma margem garantida de 10 a 200.
Utilize uma chave de fenda para ajustar o potenciômetro. Gire o potenciômetro para a direita para incrementar o valor,
e para esquerda para decrementar.
O programa seguinte dá um exemplo de uso do potenciômetro
- Fazer um pisca pisca com a relação entre o tempo desligado/ligado, ajustável no potenciômetro (PWM).
| SM0.0 +--------+ Network 1
1 +---| |------+-------| MOV_W | // Apagar o conteúdo do AC0 (1 word)
| | | |
| | 0 -|IN OUT |- AC0
O valor de SM0.0 é sempre 1, de forma que o valor do
| | +--------+ potenciômetro é continuamente lido.
| | +--------+
| |-------| MOV_B | // Ler o valor do potenciômetro 0 no endereço SMB28 (1 byte) e
| | | | coloca no acumulador AC0 , seu valor pode variar de 0 a 255
| | SMB28-|IN OUT |- AC0 (garantido de 10 a 200)
| | +--------+
| | +--------+
| +-------| MOV_W | // Move o valor do AC0 para a posição 100 da memória de
| | variáveis VM100 (1 word), pois o temporizador só aceita na
AC0 -|IN OUT |- VW100 entrada variável no formato Word
+--------+
| T33 Network 2
| M0.0 +--------+
/ / temporizador T33 (base de tempo 10ms), retardo ao ligar, é
2 |---|/|------| TON |
| | | ajustado em 2,55 segundos
255 -|IN 10ms|
+--------+ Network 3
/ / A saída é ativada quando a contagem do temporizador for
| T33 Q0.0 maior ou igual ao valor em VM100 (memória de variáveis) que
3 +---|>=I|------( ) foi lida no potenciômetro
| VW100

| T33 M0.0 Network 4

4 +---| |------( ) Quando o temporizador atinge o limite de contagem , reseta.
|

Este é uma saída (Q0.0) com modulação PWM com um período de 2,55s e modulado no potenciômetro em
SMB28. Este tipo de modulação pode ser usado para ligar, ou melhor, controlar um aquecedor elétrico, que
tem uma inércia térmica grande (maior que 2,55s), entre zero e 100% de sua potência máxima, em 255 degraus
ajustável no potenciômetro.
IFPA Belém, CLP Apostila 5 – Temporizadores v4 19
IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

9. Sequência de 3 temporizadores
Temporizações sequenciais
Estendendo o Pisca-Pisca com dois temporizadores para três temporizadores

Component Description Designation 0 2 4 6 8 10 12

1
Indicator light L1

1
Indicator light LT1

1
Indicator light LT2

1
Indicator light LT3

C:\Program Files (x86)\Festo Fluidsim\ct\Ladder\Sequencia 3 canais Ladder.ct

Figura: Ligação de entradas e saídas no S7-200

IFPA Belém, CLP Apostila 5 – Temporizadores v4 20

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores
+24V

Li ga
T1
I0 T3
1 segundo
Q0
I0
L1
0V
T2
I0 T1
+24V
2 segundos
Q1
Q0 Q1 Q2 L2
T3
I0 T2
L1 L2 L3 3 segundos
Q2
0V
L3

É possível eliminara a entrada I0 com a chave liga e colocar uma chave LIGA na alimentação do CLP.

Component Description Designation 0 2 4 6 8 10 12 14

1
Indicator light L2

1
Indicator light L3

1
Indicator light L3

Observa a sequencia das saídas nas lâmpadas L1, L2 e L3, fazendo uma tabela verdade na saída:
L1 L2 L3
1 0 0
1 1 0
1 1 1
Temos tres estados possíveis, devido aos 3 temporizadores, cada estado tem seu tempo regido por cada temporizador.

Sequencia com 4 temporizadores

+24V

T4 T1 T2 T3 T4

L1 L T1 L T2 L T3 L T4
T1 1 T2 2 T3 2 T4 2

0V

Sequência 4 canais
Component Description Designation 0 2 4 6 8 10 12
1
Indicator light L1

1
Indicator light LT1

1
Indicator light LT2

1
Indicator light LT3

1
Indicator light LT4

Neste exemplo foi retirado a chave na entrada I0, então no CLP só são usadas as saídas Q0 a Q3.

IFPA Belém, CLP Apostila 5 – Temporizadores v4 21

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

C LP T4
T1
T2
T3
+24V 1 segundo 3 segundos
Q0 Q2

Q0 Q1 Q2 Q3 L1 L3
T2 T4
T1 T3
L1 L2 L3 L4 2 segundos 3 segundos
Q1 Q3
0V
L2 L4

Observe que no 4º canal o tempo foi de 3 segundos. Observe também que o programa Ladder é composto de 4 linhas de código,
chamadas na Siemens de “Network”

Component Description Designation 0 5 10 15 20

1
Indicator light L2

1
Indicator light L3

1
Indicator light L3

1
Indicator light L4

Observe que a sequência iniciou automaticamente quando o CLP foi “ligado”.

No programa em FDB fica:

I0 1 Q0

I1 Q1

3
I2 Q2

3
I3 Q3

3
I4 Q4

3
I5 Q5

I6 Q6

I7 Q7

Component Description Designation 0 5 10 15 20 25

1
Indicator light

1
Indicator light

1
Indicator light

1
Indicator light

No programa FDB, a realimentação do último temporizado para o inversor que ativa o primeiro temporizado, deve ser feita por meio
de um FLAG ou memória, ou ainda usar uma saída sem uso externo. O modelo 0BA0 com 4 saídas não disponibiliza o uso de
FLAG, e como só são usadas três saídas, pode-se usar uma saída para realizar a realimentação.

IFPA Belém, CLP Apostila 5 – Temporizadores v4 22

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

10. Sequencial 4 canais

O circuito sequencial com n canais é muito utilizado para gerar um efeito de movimentação de
pontos luminosos em uma faixa de lâmpadas ligadas em paralelo com n canais.

+24V

24V I0 I1 I2 I3 I4 I5 I6 I7

0V Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7

Canal 1
Canal 2
Canal 3
Canal 4

0V

Circuito elétrico com relés de um sequencial de 4 canais

Observe que foi feita uma lógica combinacional a partir de uma sequência de 4 temporizadores em cascata. A Tabela verdade
desta lógica é:

K1 K2 K3 K4 L1 L2 L3 L4
1 0 0 0 1 0 0 0
1 1 0 0 0 1 0 0
1 1 1 0 0 0 1 0
1 1 1 1 0 0 0 1

IFPA Belém, CLP Apostila 5 – Temporizadores v4 23

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores
Sequencial 4 canais Ladder

T1
I0 T4

K1

T2
I0 T1

K2

T3 Q0
I0 T2 K1 K2

K3 Q1
K2 K3

T4 Q2
I0 T3 K3 K4

K4 Q3
K4

Sequencial 4 canais FBD, neste caso não tem a chave LIGA.

I0 1 & Q0
1
I1 Q1

3
&
1
I2 Q2

3
&
I3 1 Q3

I4 Q4
3

I5 3 Q5

I6 Q6

I7 Q7

Component Description Designation 0 2 4 6 8 10 12

1
Indicator light

1
Indicator light

1
Indicator light

1
Indicator light

No programa FDB, a realimentação do último temporizado para o inversor que ativa o primeiro temporizado, deve ser feita por meio
de um FLAG ou memória, ou ainda usar uma saída sem uso externo.

Se você ligar as 4 fases de um motor de passo nestes 4 canais, pode-se ver o movimento. Observe que este não é o acionamento
ideal de um motor de passo.

Ligação ao motor de passo 6 fios unipolar (4 fases)

IFPA Belém, CLP Apostila 5 – Temporizadores v4 24

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Sendo que estamos falando de motor de passo de 6 fios unipolar (dois fios de tape central são unidos para ligar no
0V), que não utilizam ponte H (como é o caso de motores com 4 fios bipolar)

Opção com pulso manual na entrada I1 Opção com partida automática, sem entrada.

--------
11. Semáforo
Referência: https://www.stt.eesc.usp.br/setti/stt602/referencias/Coca_Cap_8.pdf

Referência: https://www.stt.eesc.usp.br/setti/stt602/slides/intersecoes%20viarias%20-%20semaforos%20[2013].pdf

Com fase exclusiva para pedestre

Conversão a esquerda não protegida

IFPA Belém, CLP Apostila 5 – Temporizadores v4 25

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Analisando o ciclo de tempos do semáforo de 2 vias, temos 4 tempos: Verde via 1, amarelo via 2, verde da via 2 e amarelo via 2.
Os vermelhos são acesos quando o verde e o amarelo da via oposta estão acesos.
Semáforo 2 vias usando sequencial de 4 canais

I0 1 Q0

I1 Q1

3
I2 Q2

3
I3 Q3

3
I4 Q4

3
I5 Q5

I6 Q6

I7 Q7

Component Description Designation 0 5 10 15 20 25

1
Indicator light

1
Indicator light

1
Indicator light

1
Indicator light

&
1 Q0 V D1
1 &
Q1 A M1
3
1
V D1 Q2 V M1
1
A M1 1 & Q3 V D2
4

V D2 Q4 A M2
1

A M2 & Q5 V M2

Q6

Q7

IFPA Belém, CLP Apostila 5 – Temporizadores v4 26

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

+24V

24V I0 I1 I2 I3 I4 I5 I6 I7

0V Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7

V D1 A M1 V M1 V D 2 A M2 V M2

0V

Component Description Designation 0 2 4 6 8 10 12 14 16

1
Indicator light VD1

1
Indicator light AM1

1
Indicator light VM1

1
Indicator light VD2

1
Indicator light AM2

1
Indicator light VM2

+24V

T4 T1 T2 T3 T4

L1 L T1 L T2 L T3 L T4
T1 1 T2 2 T3 2 T4 2

0V

Sequência 4 canais
Component Description Designation 0 2 4 6 8 10 12
1
Indicator light L1

1
Indicator light LT1

1
Indicator light LT2

1
Indicator light LT3

1
Indicator light LT4

IFPA Belém, CLP Apostila 5 – Temporizadores v4 27

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Semáforo 2 vias V A1
Usando uma sequência de 4 canais, podemos fazer a sequência de seis lâmpadas do semáforo, por meio de
uma lógica combinacional.
K1 k2 k3 k4 VD1 AM1 VM1 VD2 AM2 VM2
1 0 0 0 1 0 0 0 0 1
1 1 0 0 0 1 0 0 0 1
1 1 1 0 0 0 1 1 0 0
1 1 1 1 0 0 1 0 1 0
+24V

T4 T1 T2 T3 K1 K2 K3 K3 K4 K1

K2 K3 K4 K3

V D1 A M1 V M1 V D2 A M2 V M2
T1 3 K1 T2 1 K2 T3 4 K3 T4 1 K4

0V

Component Description Designation 0 2 4 6 8 10 12 14

1
Indicator light VD1

1
Indicator light AM1

1
Indicator light VM1

1
Indicator light VD2

1
Indicator light AM2

1
Indicator light VM2

Transformando para PLC programado em Ladder do FluidSIM

T1
T4
Q0
K1 K2
K1
Q1
K2 K3
T2
T1
Q2
+24V Q3
K2
Q4

T3
T2 Q3
Q0 Q1 Q2 Q3 Q4 Q5 K3 K4

K3
Q4
K4
V D 1 A M1 V M1 V D 2 A M2 V M2
T4
T3 Q5
Q0
0V K4
Q1

Neste programa Ladder, os vermelhos Q2 (VM1) e Q5 (VM2), foram determinados por intertravamento das
saídas verde OU amarela da via oposta. VM1= VD2 + AM2 e VM2= VD1 + AM1.
Obs. + é a lógica OU
IFPA Belém, CLP Apostila 5 – Temporizadores v4 28
IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Component Description Designation 0 2 4 6 8 10 12 14 16 18

1
Indicator light VD1

1
Indicator light AM1

1
Indicator light VM1

1
Indicator light VD2

1
Indicator light AM2

1
Indicator light VM2

Programa do semáforo 2 vias em Ladder do Logix, neste caso não foram usados relés auxiliares K1 a K4.
A lógica foi feita diretamente dos estados dos temporizadores. Segundo fonte [2]
Programa Ladder escrito no CLP Logixpro [6]

[2] Eletrônica 6, Centro Paula Souza, disponível na internet em 25/11/2020

http://www.etecgv.com.br/quemsomos-colecao_digital.php
https://www.passeidireto.com/arquivo/32424415/eletronica-vol-6-centro-paula-souza

IFPA Belém, CLP Apostila 5 – Temporizadores v4 29

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

13. Semáforo duas vias usando SOMENTE temporizadores TON com um

contato reversível cada.
Partindo de um circuito de comando elétrico utilizando 4 temporizadores, podemos converter para Ladder de
um CLP, da seguinte forma:

Fonte [5]

Simplificando o circuito, ou, tirando o comando liga/desliga, que não é comum em um semáforo, fica:
+24V

D4 D1

D2 D3

tVD2+tAM2 t V D2 t V D1 t A M1
D1 6 D2 4 D3 5 D4 2

0V V M1 V D2 A M2 V M2 V D1 A M1

Retirando os contatos reversíveis, fica:

+24V

D4 D1 D1

D2 D2 D3 D3

tVD2+tAM2 t V D2 t V D1 t A M1
D1 6 D2 4 D3 5 D4 2

0V V M1 V D2 A M2 V M2 V D1 A M1

IFPA Belém, CLP Apostila 5 – Temporizadores v4 30

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores

Repetindo contatos, pois no CLP os contatos são virtuais (software), fica:

+24V

D4 D1 D1 D1 D1 D1 D1 D1 D1

D2 D2 D3 D3

tVD2+tAM2 t V D2 t V D1 t A M1
D1 6 D2 4 D3 5 D4 2

0V V M1 V D2 A M2 V M2 V D1 A M1

Rearrumando as linhas do circuito, fica:

+24V

D1 D1 D1 D1 D1 D1 D4 D1 D1
D1

D3 D3 D2 D2
D3

t A M1 tVD2+tAM2 t V D2 t V D1
D4 2 D1 6 D2 4 D3 5

0V V M1 A M1 V D1 V M2 A M2 V D2

Sendo:
D1 T37 temporizador do VD2+AM2
D2 T38 temporizador do VD2
D3 T39 temporizador do VD1
D4 T40 temporizador do AM1
Saídas do CLP:
VM1 Q0.0
AM1 Q0.1
VD1 Q0.2
VM2 Q0.3
AM2 Q0.4
VD2 Q0.5

Convertendo para Ladder, observe que não foi seguida a última rearrumação do circuito:
Instruções de programa Ladder S7-200 Comentários (Networks)
| T37
| T40 +-------+ D1 T37
1+---|/|-------------+ TON |
| | | temporizador do VD2+AM2
| 60 + 100ms|
| +-------+
| T37 Q0.0
2+---|/|----------( )
| VM1 Q0.0
| T38
| T37 +-------+ D2 T38 temporizador do VD2
3+---|/|---------+ TON |
| | |
| 40 -+ 100ms|
| +-------+
|
| T37 T38 Q0.5
4+---|/|----|/|------( ) VD2 Q0.5
|

IFPA Belém, CLP Apostila 5 – Temporizadores v4 31

IFPA Belém, Coord Eletrônica, Coord ECA, Temporizadores
|
| T37 T38 Q0.4
5+---|/|----| |------( ) AM2 Q0.4
|
|
| T37 Q0.3
6+---| |----------( ) VM2 Q0.3
|
| T39
| T37 +-------+ D3 T39 temporizador do VD1
7+---| |---------+ TON |
| | |
| 40 -+ 100ms|
| +-------+
|
| T37 T39 Q0.2
8+---| |----|/|------( ) VD1 Q0.2
|
|
| T37 T39 Q0.1
9+---| |----| |------( ) AM1 Q0.1
|
| T40
| T37 T39 +-------+ D4 T40 temporizador do AM1
10+---| |----| |-----+ TON |
| | |
| 20 -+ 100ms|
| +-------+

Figura: Programa S7-200 implementando programa de comando de um semáforo de 2 vias.

11.2 Convertendo para FBD

&
1
Q0 V D1 +24V

&
Q1 A M1
1 1 24V I0 I1 I2 I3 I4 I5 I6 I7
6 4
D1 D2 1 Q2 V M1
tVD2+tAM2 t V D2
& Q3 V D2
1
5 0V Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
Q4 A M2
D3 &
t V D1
& Q5 V M2
2
D4 Q6
0V
tA M 1

Q7 VD AM VM VD AM VM
via 1 via 2

Component Description Designation 0 5 10 15 20

1
Indicator light

1
Indicator light

1
Indicator light

1
Indicator light

1
Indicator light

1
Indicator light

IFPA Belém, CLP Apostila 5 – Temporizadores v4 32