apb interface uvm

### APB 接口在 UVM 环境中的实现与使用 APB（Advanced Peripheral Bus）是一种低带宽、简单易用的总线协议，广泛应用于片上系统（SoC）。在基于 UVM 的验证环境中，APB 接口可以通过定义序列项、驱动程序、监控器以及代理组件来实现其功能模型。 #### 定义 APB 序列项 为了表示 APB 总线事务，在 `uvm_sequence_item` 类的基础上创建一个新的类。该类应包含必要的字段以描述一次传输的关键属性，例如地址、数据、写/读操作标志等。 ```verilog class apb_transfer extends uvm_sequence_item; rand bit [31:0] address; // 地址信号 rand bit [31:0] write_data; // 写入的数据 bit [31:0] read_data; // 读取的数据 rand bit is_write; // 是否为写操作 function new(string name = "apb_transfer"); super.new(name); endfunction `uvm_object_utils_begin(apb_transfer) `uvm_field_int(address, UVM_ALL_ON) `uvm_field_int(write_data, UVM_ALL_ON) `uvm_field_int(read_data, UVM_ALL_ON | UVM_NOCOMPARE) `uvm_field_int(is_write, UVM_ALL_ON) `uvm_object_utils_end endclass ``` 此部分实现了基本的 APB 数据包结构，并通过宏 `uvm_object_utils` 提供自动化的打印和比较支持[^2]。 #### 驱动程序设计 驱动程序负责将来自序列的事务转换成实际的硬件信号。它会等待有效的时钟边沿并按照 APB 协议发送命令到 DUT 输入端口。 ```verilog class apb_driver extends uvm_driver #(apb_transfer); virtual apb_if vif; function new(string name, uvm_component parent); super.new(name, parent); endfunction task run_phase(uvm_phase phase); forever begin seq_item_port.get_next_item(req); // 获取下一个请求 drive_transfer(req); // 执行具体的驱动逻辑 seq_item_port.item_done(); // 告知完成当前项目处理 end endtask : run_phase task drive_transfer(apb_transfer tr); @(posedge vif.clk); vif.psel <= 1'b1; vif.paddr <= tr.address; if(tr.is_write) begin vif.pwrite <= 1'b1; vif.pwdata <= tr.write_data; end else begin vif.pwrite <= 1'b0; end repeat(2) @(posedge vif.clk); // 等待两个周期确认稳定状态 vif.penable <= 1'b1; @(posedge vif.clk); if(!tr.is_write) begin // 如果是读操作，则获取返回值 tr.read_data = vif.prdata; end @(posedge vif.clk); vif.psel <= 1'b0; vif.penable<= 1'b0; endtask : drive_transfer endclass ``` 上述代码片段展示了如何利用虚拟接口访问真实的物理信号，并遵循标准流程执行同步动作[^3]。 #### 监控器构建 监控器用于捕获所有的 APB 活动并将它们封装成标准化的对象形式传递给评分板或其他分析模块。 ```verilog class apb_monitor extends uvm_monitor; uvm_analysis_port#(apb_transfer) item_collected_port; virtual apb_if vif; function new(string name, uvm_component parent); super.new(name, parent); item_collected_port = new("item_collected_port", this); endfunction task collect_transactions(); forever begin @(vif.cb_mon); // 使用回调机制监听事件变化 if(vif.cb_mon.psel && vif.cb_mon.penable) begin apb_transfer trans = apb_transfer::type_id::create("trans"); trans.address = vif.cb_mon.paddr; trans.is_write = vif.cb_mon.pwrite; if(trans.is_write) begin trans.write_data = vif.cb_mon.pwdata; end else begin trans.read_data = vif.cb_mon.prdata; end item_collected_port.write(trans); // 将收集的信息广播出去 end end endtask : collect_transactions endclass ``` 这里强调了通过监视特定条件触发采集过程的重要性，同时确保所有捕捉到的内容都能被正确分发至下游消费者节点[^4]。 #### 结合 DPI 或 VPI 实现扩展功能 当需要更复杂的交互或者调用外部 C 函数库时，可以借助 Verilog 中提到过的 **VPI/DPI** 技术[^1] 来增强灵活性。比如动态加载配置参数表、实时记录性能指标统计等等场景下都非常有用。 ---