uvm1.2使用了default_sequence，starting_phase也是空

UVM（Universal Verification Methodology）1.2版本中，`default_sequence`和`starting_phase`的设置方式有一些变化。如果你在使用`default_sequence`时发现`starting_phase`为空，可能是因为配置方式或版本差异导致的。以下是一些可能的解决方案和解释： 1. **配置方式**： - 确保在`uvm_config_db`中正确配置了`default_sequence`和`starting_phase`。例如： ```systemverilog class my_env extends uvm_env; my_sequencer sequencer; `uvm_component_utils(my_env) function void build_phase(uvm_phase phase); super.build_phase(phase); // 配置default_sequence uvm_config_db#(uvm_object_wrapper)::set(this, "sequencer.run_phase", "default_sequence", my_sequence::type_id::get()); // 配置starting_phase uvm_config_db#(uvm_phase)::set(this, "sequencer.run_phase", "starting_phase", phase); endfunction endclass ``` 2. **版本差异**： - 在UVM 1.2中，`starting_phase`的使用方式可能与之前版本有所不同。确保你查阅了UVM 1.2的官方文档，了解最新的配置方法。 3. **调试**： - 使用`uvm_info`打印调试信息，确保配置信息已经正确设置。例如： ```systemverilog `uvm_info("DEBUG", $sformatf("default_sequence: %0s", uvm_config_db#(uvm_object_wrapper)::get(this, "sequencer.run_phase", "default_sequence", temp)), UVM_MEDIUM) `uvm_info("DEBUG", $sformatf("starting_phase: %0s", uvm_config_db#(uvm_phase)::get(this, "sequencer.run_phase", "starting_phase", temp_phase)), UVM_MEDIUM) ``` 4. **示例代码**： - 以下是一个完整的示例，展示了如何在UVM 1.2中配置`default_sequence`和`starting_phase`： ```systemverilog class my_sequence extends uvm_sequence #(my_transaction); `uvm_object_utils(my_sequence) `uvm_declare_p_sequencer(my_sequencer) function new(string name = "my_sequence"); super.new(name); endfunction task body; // 序列逻辑 endtask endclass class my_env extends uvm_env; my_sequencer sequencer; `uvm_component_utils(my_env) function void build_phase(uvm_phase phase); super.build_phase(phase); sequencer = my_sequencer::type_id::create("sequencer", this); // 配置default_sequence uvm_config_db#(uvm_object_wrapper)::set(this, "sequencer.run_phase", "default_sequence", my_sequence::type_id::get()); // 配置starting_phase uvm_config_db#(uvm_phase)::set(this, "sequencer.run_phase", "starting_phase", phase); endfunction endclass class my_test extends uvm_test; my_env env; `uvm_component_utils(my_test) function void build_phase(uvm_phase phase); super.build_phase(phase); env = my_env::type_id::create("env", this); endfunction endclass ``` 通过这些方法，你应该能够在UVM 1.2中正确配置`default_sequence`和`starting_phase`。如果问题依然存在，建议查阅UVM 1.2的官方文档或社区资源，获取更多帮助。