Σ-ΔADC高精度设计：挑战高速与低功耗

本文主要探讨了在高精度sigma-delta（∑-Δ）模数转换器（ADC）的设计中，如何通过优化级联梳状滤波器和CIC补偿滤波器来实现高性能的平衡。首先，低输出采样频率的问题被指出，这会导致梳状滤波器的“瓣数”增加，从而增加通带边缘附近的衰减，减小频带宽度，并可能增加通带内的噪声。因此，设计者们必须考虑如何通过合理设置级联梳状滤波器的参数，如M和N，来确保足够的带宽和稳定性。 针对CIC滤波器的通带衰减问题，文章提出采用CIC补偿滤波器进行补充设计。CIC滤波器是一种FIR滤波器，其设计通常采用切比雪夫最佳逼近法，这种方法能有效降低滤波器的阶数，使通带误差更加均匀。切比雪夫最佳逼近原理的核心是找到一个多项式，使得它在给定区间内对原函数的偏差最小化。 在∑-ΔADC的系统设计中，作者特别强调了系统指标的重要性，如信噪比、动态范围、无杂波动态范围和静态特性（如积分非线性和微分非线性）。系统性能的评估是通过Matlab软件进行建模和仿真完成的，设计过程包括根据过采样率、精度和动态性能需求确定模拟调制器的阶数、前馈因子、反馈因子和积分器增益因子。 在模拟调制器的设计阶段，非理想因素如运放的直流增益限制、带宽和摆率、输出摆幅限制、开关非线性、时钟抖动和采样电容热噪声都被量化分析，以确保调制器的性能不受这些因素显著影响。本文采用2阶单环多位结构的模拟调制器，结合优化的前馈和反馈系数，以及4位量化器，来提高系统精度。此外，通过新型时钟馈通补偿技术和自举开关技术，成功降低了输入级采样开关非线性对系统动态性能的影响。 最后，高增益的运算放大器是实现高精度∑-ΔADC的关键，本文设计采用两级运算放大器，第一级采用共源共栅结构，第二级采用共源放大器，共模反馈电路采用开关电容结构，以增强输出摆幅，从而提升整个∑-ΔADC的性能。本文深入探讨了∑-ΔADC的设计策略，旨在实现高速、高精度和低功耗的综合性能，适用于对信号带宽和稳定性要求较高的应用场景。