Bonjour,
Je cherche s'il y a un design pattern qui me facilite la mod�lisation et l'impl�mentation d'une machine � �tat.
merci d'avance.
Bonjour,
Je cherche s'il y a un design pattern qui me facilite la mod�lisation et l'impl�mentation d'une machine � �tat.
merci d'avance.
Le 'state' pattern?
Sinon cot� mod�lisation, un tableau { �tat, conditions } -> transition est en g�n�ral suffisant.
- W
OK,merci pour la r�ponse,
J'ai cherch� sur le net et j'ai trouv� que le SMC (State Machine Compiler) permer d'impl�menter le design pattern state.Avez vous une id�e sur cet outil? sinon connaissez vous d'autres outils qui permettent la meme chose?
Merci beaucoup.
SMC vous permet de formaliser la description d'automates � �tat finis (AEF) et de g�n�rer le code pour de nombreux langages. C� � l'air pas mal, mais je n'ai jamais eu � industrialiser la production de tels automates pour m'int�resser � un tel outil.J'ai cherch� sur le net et j'ai trouv� que le SMC (State Machine Compiler) permer d'impl�menter le design pattern state.
Avez vous une id�e sur cet outil? sinon connaissez vous d'autres outils qui permettent la meme chose?
Un analyseur lexical est aussi un automate � �tat finis et vous avez des outils tels que LEX, YACC (BISON) qui permettent de les r�aliser.
Mais il faudrait savoir si votre question porte sur les outils qui permettent de r�aliser de AEF de fa�on semi ou automatique ou sur le design pattern de la POO qui s'appelle "state" qui sont a mon sens deux sujets assez diff�rents.
Note: Si vous faites dans l'industrialisation d'AEF vous pouvez aussi vous posez la question de leur repr�sentation en r�seau de P�tri ou autre - qui pourrait avoir le m�rite d'�tre "v�rifiable" plus facilement.
=> Les outils ne sont pas les m�mes.
- W
Bonjour,
En fait au d�but je cherchais un design pattern state de la POO,mais tout de suite je me suis pos� la question est ce qu il existe des outils qui me permettent une g�n�ration semi-automatique des classes de ces design pattern pour faciliter ma tache.
Merci pour tes suggestions.
En POO, nous avons des diagrammes UML qui s'appellent "state machines" et qui correspondent � ces AEF.
Un IDE(*) pas trop bourrin devrait pouvoir g�n�rer le code qui va bien � partir du mod�le.
(Mais c'est encore autre chose)
- W
(*) environnement de d�veloppement int�gr�.
D'ailleurs, ces states machines, BoUML permet d'en tirer du code.
Pour ma part. J ai deja realis� une machine a etat sur la base du pattern State.
Je me suis inspir� pour la concecption de cette machine a etat d un de mes anciens projets :
L impl�mentation du protocole DMSP (protocole de synchro).
http://www.ietf.org/internet-drafts/...ma-dmsp-04.txt
Partager