Cadence OrCAD Capture 设计DRC检查与出图

🏆本文收录于 《全栈Bug调优(实战版)》 专栏，该专栏专注于分享我在真实项目开发中遇到的各类疑难Bug及其深层成因，并系统提供高效、可复现的解决思路和实操方案。无论你是刚入行的新手开发者，还是拥有多年项目经验的资深工程师，本专栏都将为你提供一条系统化、高质量的问题排查与优化路径，助力你加速成长，攻克技术壁垒，迈向技术价值最大化与职业发展的更高峰🚀！    📌 特别说明： 文中部分技术问题来源于真实生产环境及网络公开案例，均经过精挑细选与系统化整理，并结合多位一线资深架构师和工程师多年实战经验沉淀，提

背景：由于Cadence的DRC操作与AD不一样，在此记录并详细介绍其DRC检查 一、进入原理图工程 在原理图工程XXX.dsn上，才可以进行DRC操作。否则DRC功能是暗的 鼠标点击XXX.dsn，然后点击【Tool】–>【Design Rules Check】 二、进入DRC设置界面 会弹出警告提醒，选择【Yes】即可 大概意思"此操作会影响整个设计，因此会清除 撤销/恢复 信息列表。你将不可能 撤销/恢复之前所有的操作。你想继续吗？" 进入设计规则窗口 如果想忽略DRC警告，则需要选择列

昨天, 在更新原理图库元件到图纸.先修正CIS库, 再尝试手工摆放元器件.一部分元件是可以手工摆放的, 放置后, 改名为旧元件的位号. 然后删掉旧元件, 将新元件摆放到旧元件位置.但是有一部分元件由于原理图封装变了, 导致必须先更新cache, 才能手工继续放元件.发现更新cache后, 旧元件的角度变了, 导致旧元件引脚和电气连线断开了.但是这时进行DRC检查, 却检查不出任何错误.这可能和我画原理图时, 关掉了某些选项有关系.以前关掉hanging wires选项的原因: 即使原理图完全正确, 也会有

选中根目录.DSN文件---PCB---Design Rules Check。PS：DRC检查时路径不能有中文。

  capture allegro 原理图DRC检查

在进行原理图设计时，在给网络命名时偶尔会出现低级错误，比如多个空格或错别字母等，这些错误即使进行DRC检查也很难被发现。本文简单介绍使用Excel协助DRC检查网络名称低级错误的技巧。

DRC是（Design rools check设计规则检查），在完成原理图的设计后，为了避免图纸出现一些肉眼不容易识别的错误，或者由于笔误造成的网表名称填写错误，在原理图初步设计完成后，一般需要进行DRC规则检查。本文简单介绍基于Capture软件，进行DRC规则检查的方法。

本文详细介绍ERC检查项，及检查项的报警类型。

在进行DRC检查时，出现很多如下警告： 双击警告回到原理图， 出现上述警告的原因时网络名称与标号不相同（aliase本身的意思时别名），但是这并不影响原理图的绘制，解决办法，可以将接地的符号命名为GND等操作 ...

rCAD绘制完原理图之后总是需要开启DRC检测，但是DRC一般都是英文版的，下面基于Cadence17.4 的orCAD16.6 对DRC的界面做简单的介绍首先，鼠标点击原理图，然后再点击右上方的小勾图标 desine rules checkoption选项的界面电气规则设置物理规则设置报告选项。

问题： 解决办法： 问题解决。

主要记录一下现在习惯使用的DRC设置，备忘。总之就是基本上开启了所有检查功能。

在某些情况下，设计师可能需要自定义DRC规则来满足特定的设计需求。自定义规则文件可以通过文本编辑器编写，并加载到Virtuoso中。假设我们需要自定义一个金属线间距规则，可以创建一个规则文件# 加载自定义DRC规则文件# 选择要检查的层次# 运行DRC检查runDRC# 生成DRC报告。

本篇笔记主要讲述原理图DRC规则的设置，以及如何进行DRC检查。

17.4版本的OrCAD中，Design Rules Check(DRC)的使用？

1.确定版本 我用的cadence的版本是16.6，想要查看自己的orcad capture版本可以对桌面图标，“右键→属性”进行查看。 2.进入DRC设置界面 如下图，依次选中“dsn→Tools→Design Rules Check” 然后会跳出来一个提示框，点击Yes即可 3.进行DRC规则设置 上面第二步结束之后，就进入到了DRC规则设置界面，主要有四个类别进行设置。如下图，分别是Design Rules Options、Electrriacl Rulesa、Rhysical Rules、ER