FPGA 学习笔记：Vivado 2018.2 MicroBlaze 输出 Hello World

最新推荐文章于 2025-05-27 22:01:12 发布
最新推荐文章于 2025-05-27 22:01:12 发布
阅读量1.8k 收藏 9
点赞数
CC 4.0 BY-SA版权
分类专栏： FPGA开发技术 文章标签： fpga开发 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/tcjy1000/article/details/126569095
本文介绍了如何在Vivado 2018.2环境下，利用MicroBlaze软核进行FPGA开发，创建并调试Hello World程序。首先介绍所需的硬件环境，包括FPGA开发板和串口调试工具。接着，详细说明新建应用工程的步骤，选择Hello World模板，并修改main函数以循环打印信息。然后，讲解如何使用Xilinx SDK烧录FPGA并启动MicroBlaze。最后，对调试过程进行了总结，为后续将程序固化到SPI Flash做铺垫。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

前言

  • 前面搭建好了基于Vivado 2018.2 的 MicroBlaze + Uartlite的FPGA开发环境，并且启动了Xilinx SDK，本篇研究一下 Hello Word 工程的搭建与调试方法

  • 首先这里需要实际的电路板，如FPGA开发板，并且有一个串口，如USB转串口，需要电脑上有个串口调试工具，如：sscom5.13.1.exe

新建工程

  • 导出硬件后，发现默认生成的工程，是MicroBlaze 自身硬件工程，不需要修改这个工程，重新建一个【应用工程】

  • 【File】 -> 【New】 -> 【Application Project】
    在这里插入图片描述

  • 输入工程名字，其他的默认即可

在这里插入图片描述

  • 点击【Next】下一步，这里可以选择 【Hello World】工程，使用现成的工程，这样方便

了解本专栏 订阅专栏 解锁全文 超级会员免费看
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇四
坚韧与专注
09-24 1786
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇四
FPGA 学习笔记：Vivado 2018.2 MicroBlaze Uartlite 配置
坚韧与专注
08-28 1761
FPGA 学习笔记：Vivado 2018.2 MicroBlaze Uartlite 配置
基于microblaze的流水灯及打印helloworld
08-06
基于microblaze的流水灯及打印helloworld,VIVADO平台下的完整项目，亲测可用，适合soc初学者下载。
【FPGA】MicroBlaze小试01-串口输出Hello World（demo,熟悉开发流程）
wind
07-08 3311
MicroBlaze小试01-串口输出Hello World（超详细，适合初学者）
vivado工程移植与固化（MicroBlaze）
最新发布
weixin_55085098的博客
05-27 456
导入成功后就会在Design Sources看到elf文件夹 然后在vivado工程里面生成bit文件就可以了 （elf文件相当于把软核里面的代码打包类似于PL的bit文件，工程编译后会把这些数据直接存到BRAM里面等到程序运行直接读出对应的数据，等于是生成的bit文件包含FPGA的和vitis里面的 只是vitis的存在了BRAM里）成功生成bit文件后，在生成csa文件，因为改变了平台软核的硬件平台需要更改。导入elf文件（在vitis工程里编译成功后就会自动生成elf文件）
MicroBlaze Processor hello world实验
weixin_45090728的博客
06-22 1503
microblaze的使用
VIVADO下的Microblaze系统搭建：永远的Hello World
weixin_34364135的博客
01-02 2553
　目前，xilinx的zynq系列FPGA炒的火热，SOC成为FPGA发展的必然趋势。可见所有功能均用硬件描述语言设计是不科学的。硬件逻辑独有的并行性使其在实时处理和并行算法中占尽优势，但当执行串行操作时却需要使用笨重的状态机来完成。因此，要实现对实时性要求不高的串行操作，对各类IP核的总体控制调度，亦或是快速移植软件协议栈时，利用FPGA内部CPU是个比较好的选择。 　　硬核CPU只在特定系...
verilog学习——代码实例一：vivado编写hello world
LXY241638的博客
04-24 787
打开Vivado 集成开发环境，并进入到 Vivado 启动界面，如下所示，可以看到有Quick Start、 Tasks、 Learning Center 三组快速入口。Quick Start：包含有 Create Project（创建工程）、 Open Project（打开工程）、 Open Example Project（打开实例工程）。
【Xilinx AX7103 MicroBalze学习笔记2】MicroBlaze 串口发送 Hello World 实验
记录学习历程
04-06 4431
目录 实验介绍 硬件设计（Vivado部分） 创建工程 搭建Block Design MicroBlaze部分 外围模块部分 时钟模块 Uart部分 管脚绑定、时钟约束 生成Bit流文件 软件设计（SDK部分） 板级验证 总结 往期系列博客 实验介绍 本节介绍最简单的实验工程，用串口打印helloworld。 实验工程基于Vivado2018.2实现 下图是实验工程的框图，非常简单，MicroBlaze作为处理软核，搭载着片上存储器BRAM，MB通过AXI互联接到
FPGA开发——Hello_world例程
热爱生活、奋斗前行
06-08 584
FPGA开发之路
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇三
坚韧与专注
09-24 1754
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇三
FPGA Microblaze 配置与程序烧录指导.doc
12-10
MicroBlaze嵌入式软核是一个被Xilinx公司优化过的可以嵌入在FPGA中的RISC处理器软核，具有运行速度快、占用资源少、可配置性强等优点，广泛应用于通信、军事、高端消费市场等领域。本指导手册旨在指导在FPGA工程中配置microblaze软核并生成mcs文件烧录到FPGA中成功固化运行。
VGA显示helloworld和彩条verilog代码
05-10
一个verilog的简易vga驱动
FPGA 学习笔记：Vivado 2018.2 MicroBlaze 启动 SDK
坚韧与专注
08-28 4193
FPGA 学习笔记：Vivado 2018.2 MicroBlaze 启动 SDK
第一章 microblaze初实现-利用串口发送hello，world
dcc1120的博客
03-08 901
microblaze初实现-利用串口发送hello，world SDK进行软件功能编写 上板验证和结果展示
fpga系列 硬件：FPGA VITIS PS端HELLO WORLD在 ZYNQ EBAZ4203板上实现
ResumeProject的博客
01-30 1524
在Vitis嵌入式软件中，编写一个简单的 "Hello, World!"，需要先用VIVADO导出硬件信息给VITIS，然后在VITIS中编写代码，进行JTAG烧录和UART输出查看
FPGA设计和UVM验证：Hello World实例
DlqCoder的博客
10-17 318
在这个例子中，我们的测试流程将设置输入信号signal_in为1，等待一段时间，然后设置为0，并再次等待一段时间。在run_phase中，我们对输入信号signal_in进行了一系列的设置和延迟，以验证输出信号signal_out的正确性。在这个代码中，我们定义了一个名为HelloWorld的模块，它有一个输入信号signal_in和一个输出信号signal_out。在这个设计中，我们将使用FPGA实现一个简单的电路，当输入信号为1时，输出信号为"Hello World"。当输入信号为0时，输出信号为空。
【正点原子FPGA连载】第一章Hello World实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南
weixin_55796564的博客
02-08 1499
首先我们来了解一下MPSOC嵌入式系统的开发流程。图 1.1.1 MPSOC嵌入式系统开发流程如上图所示，开发流程大体可以分为6步。其中step1至step4为硬件设计部分，在Vivado软件中实现；step5为软件设计部分，在Vitis软件中实现；step6为功能的验证。复杂的程序还涉及Debug，这个也是在Vitis软件中实施。具体每一步的操作我们会在后面详细介绍。在简单了解嵌入式系统的开发流程后，接下来我们来看一下什么是嵌入式最小系统。
microblaze之串口打印和LED显示
YDY5659150的专栏
03-24 1474
现在早已忘记怎么使用microblaze来做系统设计，但是xilinx的很多方案要么基于zynq要么基于软核，面对这种困境，为了不让自己局限于逻辑开发的层次，于是从头跑一回软核吧。总的来说就是先在vivado里面搭建CPU硬件，然后导出设计到SDK去进行C代码编译。最后下载到板上进行验证。 1，首先建立一个rtl工程，然后create BlockDesign文件，选择添加IP，我自己调用了microblaze和axi_gpio，axi_uartlite这三个IP，如下： 2，这...
vivado count
08-23
在Vivado中，"count"可能指的是一个计数值，它是一个用于记录特定事件发生次数的变量。在引用中的描述中，它被定义为一个具有[log2(m)]位的计数器。该计数器可以用于不同的目的，如计时、计数等。在引用的示例代码中，"count"被初始化为0，并在一个无限循环中递增。每2秒钟，它会被打印出来以显示当前的计数值。 然而，在上下文中，我无法确定具体的含义和用法。如果您能提供更多相关信息，我将能够给出更准确的答案。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [Vivado模拟器教程](https://download.csdn.net/download/xyl903481310/15891775)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 33.333333333333336%"] - *2* [FPGA 学习笔记：Vivado 2018.2 MicroBlaze 输出 Hello World](https://blog.csdn.net/tcjy1000/article/details/126569095)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 33.333333333333336%"] - *3* [【FPGA】Vivado的IP的封装以及调用](https://blog.csdn.net/m0_63036399/article/details/126534909)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 33.333333333333336%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

zhangsz_sh

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值